摘要：采用兩片TI公司的專用視頻處理芯片TMS320DM642設計了一種多路視頻監控系統。其中，DSP1與視頻采集芯片SAA7113共同完成多路視頻的采集，并拼接成一路視頻圖像輸出；DSP2完成對DSP1輸出圖像的采集、壓縮和視頻傳輸。該方案結構靈活、拓展性強，可以實現4路視頻的實時采集與傳送。
關鍵詞：視頻監控系統；TMS320DM642；雙DSP；BT．656

引言
    在鋼鐵冶煉加工等高溫高危行業中，有許多場合不適合工人長時間在現場監控設備運行，因此需要在現場建立隔離工作室，利用視頻監控系統將現場的實時視頻采集和傳輸至工作室中。為了實現全方位的設備監控，往往需要多路視頻監控系統，本文針對實際情況，采用TI公司的專用視頻處理芯片TMS320DM642構建單板多路視頻監控系統。該系統連接簡單、方便，設備成本低，可以廣泛應用于現場監控系統中。

1 核心處理器選擇
    視頻系統通常包括視頻信號的采集、處理和輸出。其中最核心的部分是處理部分。對于4路720×576標清格式的PAL制式視頻采集系統及1路720×576標清格式的PAL制式視頻輸出，系統輸入的數據量為：
    (720×576)×4×16 bit×25Hz≈79．1 MB／s
    輸出數據量為：
    (720×576)×16 bit×25 Hz≈19．8 MB／s
    處理如此巨大的數據量成為多路視頻監控系統的最大瓶頸。這要求DSP有足夠出色的外部接口能力和較高的內核時鐘，使用高速的緩沖設備和高速的存儲器，并采用各種技術完成超大量視頻數據的采集和處理。
    TMS320DM642(簡稱DM642)是TI公司推出的專用視頻處理芯片。其基于C64X內核，采用VLIW(超長指令字)結構和二級緩存結構；最高主頻時鐘達720 MHz，擁有豐富的外設接口：擁有3個可配置視頻口，可實現與視頻輸入／輸出的無縫連接；擁有64路可配置EDMA，可以靈活地實現數據的搬移操作；具有64位外部存儲器接口(EMIFA)，可以連接同步或者異步的存儲器和外設；擁有I2C總線接口，可實現對外部編解碼芯片的配置。
    DM642擁有3個可配置的視頻口外設(VP0，VP1，VP2)。每個視頻口具有兩個通道，每個通道都可以實現與通用視頻編碼器和解碼器無縫鏈接，支持CCIR-601、ITU-BT．656、BT．1120等視頻標準。這樣每個DSP可以配置2個視頻用于視頻采集(即同時采集4個通道)，另一個視頻
口用于輸出顯示。另外，DM642還擁有一個10／100M以太網接口，可以實現與外部網絡的連接。因此，采用DM642作為主處理芯片來實現視頻的采集、壓縮與傳輸等功能。考慮到系統不僅需要采集多路標清PAL制式視頻，還需要進行H．264壓縮編碼，很難利用單DSP系統來達到實時性要求，因此采用了雙DSP系統。其中一個DSP負責采集與拼接，另一個DSP負責視頻壓縮與傳送。

2 系統總體設計
    系統采用DM642為系統核心芯片，利用DM642的視頻口互連技術實現DSP間的通信。在視頻采集端，由DSP1和4個SAA7113構成4路視頻采集系統，DSP1的視頻輸出口接DSP2的視頻采集輸入口。DSP2在系統中主要實現H.264壓縮編碼功能，壓縮后的數據通過網絡接口送至總監控室；另外，DSP2的視頻口2外接視頻編碼芯片，完成模擬CVBS及RGB格式視頻數據的輸出。系統結構框圖如圖1所示。

3 系統硬件設計
3．1 視頻解碼模塊設計
    視頻解碼模塊也稱為視頻采集模塊，它由數字視頻解碼芯片SAA7113和視頻源(模擬CVBS信號)組成。輸入的圖像經過視頻解碼模塊進行A／D轉換后，才能送給視頻處理模塊。該解碼模塊采用Philips公司的SAA7113芯片來進行采集。圖像傳感器輸出的模擬CVBS信號經SAA7113視頻芯片轉換為數字信號，輸出的數字信號經過DM642視頻口的內部FIFO緩沖后，由DM642的。EDMA通道將數據傳送到片外SDRAM中，以便視頻處理程序使用。DM642通過I2C控制器對SAA7113進行配置，使其輸出BT．656格式4：2：2的YUV視頻數據流。
    這里需要說明的是，由于DM642只有一個I2C接口，最多只能尋址兩個I2C從設備。為了實現DM642對4個視頻解碼芯片的配置，使用一個多路選擇開關74CBT3257將I2C總線分成I2C0和I2C1。I2C總線切換電路如圖2所示。

 
3．2 雙DSP通信設計
    實現雙DM642的通信設計可以采用兩種方式：雙端口RAM和視頻口互連。雙端口RAM采用共享內存的模式，系統時序復雜，快速雙端口RAM的成本代價高，因此在本系統中采用視頻口互連技術實現雙DSP的通信設計。
    采用視頻口互連技術的優點有：
    ①電路設計簡單，實現系統通信只需要13根信號線，包括8根視頻口數據線、2根時鐘線及3根可選的控制信號線(行場同步信號)。
    ②DM642的視頻支持BT．656格式視頻輸出，而BT．656格式數字視頻將同步信號內嵌在數據流中，因此無需行場同步信號，即無需其他芯片輔助控制。
    ③傳輸速率高，可達80 MB／s。
    雙DSP通信模塊的設計如圖3所示。系統只需將DSP1的視頻口1配置成顯示模式，則VP1A將輸出符合BT．656格式的數字視頻數據流；同時將DSP2的視頻口0配置成采集模式，采集DSP1輸出的BT．656數字視頻流，然后進行解隔行及H．264壓縮處理。由于BT．656數字視頻流內嵌有同步信號，因此VPxCTL[O：2]可接可不接。

 
3．3 網絡接口模塊設計
    網絡接口模塊主要由DM642以太網接口、網絡物理層芯片LXT971及網絡變壓器組成，其主要功能是將經DSP2壓縮編碼后的H．264視頻數據流傳輸到總監控室中。LXT971是10／100Base-TX以太網控制器，兼容IEEE802．3標準，提供MII接口，可實現與DM642的MII接口無縫連接。系統中的網絡變壓器采用1：1的HR601680，其主要作用是匹配阻抗、增強信號、提高傳輸距離以及實現電壓隔離。由于LXT971芯片的UTP端口
為電流型驅動，因此網絡變壓器的中間抽頭應接電容到地端。從DM642傳輸來的數據經LXT971轉換為以太網物理層能接收的數據后，經由網絡變壓器通過RJ-45接口傳輸到以太網。
3．4 視頻編碼模塊設計
    視頻編碼模塊也稱為視頻顯示模塊。采用ADV7171實現視頻編碼功能，得到一路CVBS及一路VGA模擬視頻輸出。ADV7171是ADI公司生產的視頻編碼器，可將符合BT．656及BT．601格式的數字視頻轉換成CVBS復合視頻信號、模擬RGB信號或者S-Video信號輸出，同時支持電視字幕及圖文電視。其功能框圖如圖4所示。DM642的VP1A輸出BT．656數字視頻流至ADV7171，ADV7171完成編碼及格式轉換功能后同時輸出一路CVBS信號及一路RGB信號；同時，利用DM642的I2C接口完成ADV7171的配置。

 
3．5 存儲空間擴展
    DM642采用存儲映射的方式來組織存儲空間，其中二級緩存映射在0x00000000～0x0003FFFF(共256 KB)，外部存儲器空間映射在0x80000 000以后的地址空間中。外部存儲空間又分為4個可獨立尋址的空間，自地址0x80000000其各占256 MB，每個存儲空間對應一個CE空間控制寄存器，通過寄存器設置每一個空間的存儲器類型。
    DM642通過EMIF(External Memory Interface)存儲器接口訪問片外存儲器，它集成了數組總線、地址總線、異步控制總線及SDRAM、SBS-RAM控制總線，支持SDRAM、SBSRAM、Flash等存儲器無縫接口設計。將空間配置成64位寬度，只用于SDRAM內存的映射；空間配置成8位數據寬度，用于Flash存儲空間擴展；、本設計中未使用，留作將來擴展使用。
3．5．1 SDRAM接口
    DM642的EMIF接口擁有SDRAM控制器接口，可以實現與SDRAM芯片的無縫連接。將子空間配置為64位的SDRAM接口，將兩片4M×32位的SDRAM拓展成4M×64位，在子空間的具體地址定位為0x80000000～0x81FFFFFF。SDRAM采用Hynix公司的HY57V283220芯片。它具有4個物理Bank，每個Bank的空間為1M×32位，刷新周期為64 ms，可以連續或者交錯突發讀寫1、2、4、8或整頁數據。SDRAM的工作時鐘由DSP的ECLK-OUT1提供，可由AEA19和AEA20引腳配置為EMIF的CPU時鐘的1／4或1／6。SDRAM主要用來存儲大量的圖像數據。每片DSP需要2片SDRAM，2片DSP就需要4片SDRAM。SDRAM擴展原理圖略一編者注。
3．5．2 Flash接口
    DM642的外部存儲器接口還提供了異步接口，用于與多種存儲器和可編程外部設備接口，如SDRAM、E2PROM和Flash存儲器，同時也包括FPGA、CPLD等。系統為每個DSP都配置了一片4M×8位的Flash，用于固化程序和初始化數據。系統上電或者復位后，從Flash的0x00000000處開始加載程序和數據到SDRAM空間。DSP將EMIF的空間配置為8位異步靜態存儲器Flash接口。Flash選用90 ns的AM29LV320DT，擁有22根地址線。由于DM642的外部地址總線只有A[22：3]，所以子空間的最大尋址范圍為1M×8位。CE1子空間除了分配給Flash空間外，還分配給狀態／控制寄存器等資源使用，Flash只占據CE1子空間的一半尋址空間，最大可尋址范圍為512K×8位，而Flash的設計容量為4M×8位。為了訪問整個Flash空間，需將Flash進行分頁，每頁為512 KB，共分8頁，頁地址PA20、PA19、PA18及Flash片選信號都是來自CPLD。Flash接口電路略——編者注。

4 PCB電路設計
    DM642的內核時鐘達到720 MHz，SDRAM總線速度達到133 MHz，系統屬于高速信號電路。為了保證系統正常工作，需要考慮傳輸線效應、信號完整性、電源完整性及電磁兼容性等問題，利用高速電路布線知識設計阻抗匹配及層疊結構，并保證良好的供電系統。
    首先，一個良好的疊層設計是保證系統的信號完整性及電源完整性的關鍵，同時良好的疊層結構設計也有助于電路的布通。本系統中采用8層電路結構，這8層板分層結構為信號層1一地層一信號層2一電源層一地層一信號層3一地層一信號層4，其中信號層1和信號層4分別為Top層和Bottom層。這樣的疊層設計使得電源層和地層緊鄰，可以保證系統電源的完整性設計；同時，處于信號層之間的地層將4個信號層有效地隔離開，使得信號層之間信號線間的串擾達到最小，以保證信號的回流路徑，從而保證系統的信號完整性。
    其次，對于系統中的高速總線信號必須進行阻抗匹配，從而減少信號反射及信號的過沖。常見的匹配網絡有串行端接及AC并行端接，考慮到PCB布線空間的影響，總線信號一般采用電阻串行端接的方式，而模擬視頻信號線則采用AC并行端接的方式。在系統設計階段，可以基于IBIS模型利用HyperLynx仿真軟件進行布線前仿真，確定阻抗匹配網路及布線寬度。總線系統采用33 Ω的串行端接，而模擬視頻信號線采用75 Ω的AC并行端接網絡。
    最后，對系統的電源平面和地進行分割，并有效地旁路地和電源上的反彈噪聲，在合適的地方增加去耦電容。去耦電容的分布應該盡量靠近去耦芯片，同時盡量在每個電源引腳上均勻分布一個電容。
    由于系統是高速信號處理系統，因此在布線前可以利用HyperLynx進行布線前仿真，特別是對系統中的存儲模塊及網絡差分模塊進行仿真，確定阻抗匹配網路及布線寬度。在布線完成之后還可以進行布線后仿真，確保系統的信號完整性及減小系統的電磁輻射干擾。

結語
    本系統利用TI公司的專用視頻處理芯片TMS320DM642完成雙DSP多路視頻監控系統設計。與傳統的多路視頻監控系統相比，采用雙DSP的多路視頻監控系統設計簡單，開發成本低，可廣泛應用于煤炭、鋼鐵等工業現場監控的領域。