摘 要： 分析了負阻結構LC壓控振蕩器各組成部分對相位噪聲的貢獻途徑及優化方法；介紹了利用兩獨立VCO核心輸出正交相位信號的原理及其相位噪聲優化方法；利用所得結論設計出工作于ISM波段2.4GHz的QVCO，相位噪聲在100kHz、1MHz和3MHz頻偏處分別達到-103.3、-121.1和-125.9dBc/Hz，僅消耗功率3.8 mW；所設計電路利用HJTC0.18μm工藝制造，占用芯片面積0.75mm×1mm。
關鍵詞： 壓控振蕩器；相位噪聲；功耗；正交相位輸出振蕩器
?
隨著人們對通信產品的便攜性和可靠性要求的不斷提高，無線通信成為通信技術重要的發展方向。當前受關注的無線收發機（例如零中頻結構）大都需要一個高純度、高匹配度的I/Q兩路正交信號，因此對于正交輸出本地振蕩器QVCO（Quadrature VCO）設計的研究就具有相當重要的意義。正交信號的產生存在不同的解決方案：(1)在單相VCO后接RC多相網絡；(2)先產生倍頻信號再進行分頻；(3)利用耦合管將兩完整VCO核心進行耦合等等。方法(1)只能在單個頻點產生嚴格正交信號；方法(2)功耗和電路規模較大，而方法(3)在具備可調諧性和低功耗的前提下，電路規模較小且結構簡單。本文將圍繞方法(3)進行論述和芯片設計。
相位噪聲對于VCO是最重要的指標之一，對整個前端電路系統性能有重要影響。最顯著的一個影響是在接收機應用中的互易混頻（Reciprocal Mixing）。當有用信號的鄰近信道有強干擾出，同時本振信號又不夠純凈，經下變頻后有用信號有可能會被干擾信號的噪聲邊帶所淹沒。另外，本振信號不純還會使發射機的雜散信號混入臨近信道，對臨近信道產生干擾，接收機中可能會造成誤碼率上升，因此降低相位噪聲是VCO設計的重中之重。
本文首先詳細討論電感電容結構LC-VCO中相位噪聲的形成原理，針對電路各部分對其貢獻而進行降噪的優化；接著研究正交輸出QVCO的工作原理并把降低相位噪聲的方法推廣應用于其上；最后利用所得結論，采用HJTC0.18μm工藝設計工作于2.4GHz的QVCO并分析其指標參數及設計中的問題（文中的電路級仿真采用Cadence SpectreRF完成）。
1 相位噪聲的形成及降噪優化
負阻結構LC-VCO的基本電路如圖1，交叉連接的MOS管組成負阻互偶對；Mtail為整個電路提供直流電流偏置，諧振腔由電容C和電感L組成，其選頻作用確定了最終的振蕩頻率。為了提高電流利用效率，在低功耗前提下得到良好相位噪聲性能，以此互補結構的LC-VCO為主來研究。為了解不同偏移頻率點各器件對相位噪聲的貢獻，首先對穩定工作于2.4GHz的VCO進行噪聲分析（表1）。從表1中不難看出，諧振腔寄生電阻、MOS負阻對和尾部電流源是相位噪聲的主要來源，下面對這幾部分進行優化設計。
?
1.1 負載諧振腔部分
理想的諧振腔由電容和電感并聯而成，沒有任何電阻成份，因而是無噪網絡；但實際在片上實現的集成電路中都存在非理想因素，即寄生電阻的存在。在VCO設計中為簡便起見，諧振腔噪聲只考慮等效并聯電阻的電阻熱噪聲。其等效噪聲電流為
則它流過諧振腔將在?駐?棕頻率偏移處在諧振腔兩端形成電壓為
，進而根據相位噪聲定義可推出其引起的相位噪聲為：
由于受工藝限制，電感Q值提升較難且非常有限，因而減小諧振腔相位噪聲貢獻最直接有效的方法是提高振蕩電壓的幅度Vsig，而這通常是由增大直流偏置電流來實現的。
1.2 交叉負阻對部分
LC-VCO中利用交叉連接成正反饋形式的MOS差分對管實現負電阻來補償諧振腔中寄生電阻的損耗，維持電路的振蕩。負阻對MOS管對相位噪聲的貢獻是通過兩種方式完成的：近似的開關動作對噪聲的過濾與變頻以及本身1/f噪聲、溝道熱噪聲的直接貢獻。
首先，僅分析負阻對的開關性質對噪聲的轉化作用。由于VCO中諧振腔之外的噪聲必須經由負阻對才能進入諧振腔形成相位噪聲，因此負阻對在這里就充當了一座器件噪聲到相位噪聲轉化的橋梁。對于交叉耦合的MOS管來說，當只有半邊電路導通時，流過溝道的電流受限于尾部電流源，為恒定值。因此噪聲電流的隨機調制受到限制（或認為噪聲電流源在與并聯管組成的回路中環流，無法進入諧振腔）；而當兩邊同時導通，噪聲電流將擁有完整的回路注入諧振腔形成相位噪聲（如圖2）。因此，負阻對同時打開時刻恰是噪聲電流向相位噪聲轉化最多的時刻。
?
MOS管I-V特性在一定范圍之內呈現線性(如圖3)，因而對于負阻對來說此段恰好對應于差分電壓較小而兩邊管子同時導通階段。換個角度，此階段恰對應于振蕩電壓過零點附近。設此段時長為TS，而在ΔV的范圍內半邊電路仍未完全關斷，因此TS=ΔV/S，其中S為振蕩電壓過零點附近斜率。這樣負阻對就可看作以頻率ω0、寬度為TS的周期矩形脈沖對流經的噪聲電流進行采樣[4]，其中的采樣窗口高度為大信號跨導Gm=2Im/ΔV（如圖4）。
?
?
MOS負阻對的寬長比直接決定了其等效大信號跨導值的大小，即所提供的負電阻大小。寬長比不會直接影響到相位噪聲的轉化，但會決定MOS管所產生的熱噪聲。因此在設計中只要使負阻能維持振蕩即可，過大的寬長比只會帶來額外的噪聲。另外，在通常設計中還會考慮略微增大寬長比以使振蕩器能夠更快起振和進入穩態，當然這要以增加噪聲為代價。再次，振蕩電壓波形越對稱，振蕩器對于低頻噪聲的擾動越不敏感[2]。對于NMOS管載流子遷移率通常是PMOS的3～4倍，所以選擇負阻對寬長比時也通常令
，使兩者提供的跨導近似相等，振蕩波形盡量對稱以降低相位噪聲。
1.3 尾部電流源部分
在負阻LC-VCO中引入尾部電流源可以通過固定偏置電流來減小因電源、地擾動帶來的對VCO的影響，穩定整個電路的工作點。然而此有源器件的引入不可避免地將帶來額外的噪聲。尾部電流源晶體管對相位噪聲的貢獻主要通過兩種形式實現：1/f噪聲上變頻到中心頻率ω0附近和2ω0附近噪聲下變頻到ω0附近；而變頻到中心頻率附近的噪聲又分別通過調制變容管控制電壓和相位=>幅度=>頻率的調制實現到相位噪聲的轉化。為了降低此處引起的相位噪聲，首先可以通過降低電流源管跨導值來減小其溝道熱噪聲，這主要通過提高其過驅動電壓來實現。但同時也要注意到，過驅動電壓的增大將壓縮振蕩電壓的空間和電流受限區[1]的大小，使尾電流提前進入飽和。仿真表明過驅動電壓超過300mV后，相位噪聲改善將不明顯。其次，為了降低1/f噪聲，可以盡量采用大溝道長度的電流源管；再次，為了抑制2ω0附近噪聲流入諧振腔，可以在尾部共模節點并聯到地的大電容；為了得到更好的濾波效果，還可以在此電容與共模節點之間串接電感。此電感與共模點處電容在2ω0諧振，阻擋其附近噪聲進入諧振腔，抑制尾部電流二階諧波的同時相位噪聲性能得到優化[3]。
2 正交相位輸出QVCO的原理
本文設計的雙核心耦合型的QVCO基本結構和等效電路如圖5、圖6。其中，MSW為負阻管，提供LC槽路在振蕩中損失的能量；MCP為耦合管，負責將兩核心串成環路，并鎖定在正交的相位關系上。根據Barkhausen原理，為了能夠起振，增益為1時，閉環相位移動360°，所以減去由耦合管交叉連接而引入的180°相移后，每核心恰引入90°相移即正交關系。流入每個LC諧振腔的電流由兩部分組成：負阻產生的與電壓相位相同的電流II=GmV1和由另一核心耦合來的電流IQ=GmcV2；二矢量疊加后將與V1形成一個相位差：
?
然而，當電容和電感諧振時電壓應與電流同相，所以這說明QVCO中兩核心并沒有諧振于自由振蕩頻率，而是偏移了Δω以提供負相位差抵消φtank：
??? 另外，在QVCO版圖布局和實際制造時都會引入兩核心間器件的失配，導致兩核心的偏移角φtank以及偏移頻率Δω的不同。偏移角的失配最終將導致兩信號不嚴格的正交，即相位誤差；φtank相差越大，相位誤差將會越大。設計中通常是通過增大耦合管驅動強度和改善版圖布局使其盡量對稱，加以彌補。
除了前面討論的單個核心VCO中的影響因素外，QVCO的相位噪聲性能很大程度上還與耦合晶體管有關，這是因為其輸出頻率依賴于耦合管跨導Gmc，Gmc的波動將導致諧振頻率的波動；同時，電路中的噪聲又會影響Gmc平均值，這樣就形成了噪聲擾動輸出頻率，即轉化成為相位噪聲的過程。由于耦合管連在振蕩節點上，因此它的溝長取法與互阻對類似；而耦合管的跨導則決定了兩核心的耦合緊密程度，Gmc的增加可以減小因失配而帶來的相位誤差，但這是以惡化相位噪聲為代價的。串聯結構QVCO由于采用了堆疊結構，不但能節省電流，而且其源簡并結構對耦合管噪聲電流有所降低。
3 正交相位輸出QVCO的設計
本文采用的新結構電路（如圖5），振蕩節點的電壓通過緩沖級被取樣（Vo1和Vo2）到尾部控制電流源晶體管柵極，它們將疊加到一定的直流偏置電壓上，共同控制尾部電流的大小。緩沖級的電感可以由鍵合線實現。采樣來的控制電壓調節尾部供電電流的注入：振蕩電壓過零點附近電路對噪聲敏感階段注入最少的電流；而電壓達到峰值時，即電路對噪聲最不敏感階段多注入些電流。這樣就能在減小器件噪聲的同時盡量增大振蕩電壓幅度，從兩方面優化振蕩器相位噪聲性能。尾部添加一個電容-電感濾波網絡來抑制高階諧波的干擾。
?
??? 整個電路在HJTC0.18um工藝下實現，其各項參數如表2。本設計中QVCO在僅消耗4.6mW的前提下實現了低相位噪聲、低相位誤差（如圖7）。
?
??? 本文詳細分析了LC結構壓控振蕩器電路各部分相位噪聲的形成原理及相應的降噪方法；通過對正交相位輸出QVCO原理的研究，將這些方法延伸到QVCO的設計和優化中；利用得到結論設計了一個應用于2.4GHz處ISM波段的QVCO，對理論進行了驗證。驗證結果證明了所得理論的正確性，有助于電路相位噪聲的降低。
參考文獻
[1] HAJIMIRI A.The design of low noise oscillators[M].Norwell，Massachusetts，USA：Kluwer Academic，Publishers，2002.
[2] HAJIMIRI A.Thomas H.Lee.Design issues in CMOS differential LC oscillators[J].IEEE Journal of Solid-State?Circuits，1999，34(5)：717-724.
[3] HEGAZI E，SJOLAND H，ABIDI A A.A filtering technique to lower LC oscillator phase noise[J].IEEE Journal of Solid-State Circuits.2001，36(12)：1921-1930.
[4] DARABI H，ABIDI A A.Noise in RF-CMOS mixers：a?simple physical model[J].IEEE Transactions on Solid State?Circuits，2000，35(1)：15-25.
[5] ANDREANI P，Andrea Bonfanti，Luca Romanò，Carlo?Samori，Analysis and design of a 1.8-GHz CMOS LC?
quadrature VCO[J].IEEE Journal of Solid-State Circuits，2002，37(12)：1737-1747.
[6] WANG Chao-Shiun，KAO Shiau-Wen，HUANG Po-Chiun. A Low Phase Noise Wide Tuning Range CMOS Quadrature?
VCO using Cascade Topology.IEEE Asia-Pacific Conference on Advanced System Integrated Circuits.2004.(8)：138-141.
[7] UPADHYAYA1 P，Heo D，Chen Y J E.A 1.3V Low Phase Noise 2GHz CMOS Quadrature LC VCO.Proceedings of?
the 1st European Microwave Integrated Circuits Conference.2006，(9)：169-172.