摘要：為了解決高速數據采集以及數據傳輸問題，設計了基于USB通信的FPGA高速數據采集系統。方案以FPGA為控制核心，實現A／D控制、數據緩存雙口RAM和控制CY7C68013A三個功能。系統采用Verilog HDL語言，通過ISE軟件編程控制多個AD7356同時進行數據采集，將采集所得數據存入雙口RAM，控制CY7C68013A將數據通過USB總線上傳到PC機。系統進行實測實驗表明，在CY7C68013A設定為16.7Mb／s的傳輸速率下，系統工作正常。
關鍵詞：USB；FPGA；高速數據采集；CY7C68013A；雙口RAM
0 引言
現代安全防衛系統中及時發現和定位入侵行為具有重要的現實意義。傳統的安全防衛系統存在監測距離較短、抗電磁干擾能力弱、維護成本高等缺點。分布式光纖振動傳感器能測量整個光纖長度上隨時間變化的振動信息，具有檢測距離遠、抗電磁干擾能力強、安裝后易維護等優點，已成為長距離管道監測和安全防衛領域最具有應用前景的技術之一。
本系統中需要對多路信號進行高速、高精度采集，然后將數據上傳到PC機中進行數據處理。所以上位機(PC機)和下位機(FPGA)如何高效、快速、方便地數據傳輸是本系統中的重要問題。目前常用的傳輸方法為RS 232串口通信方式，通信協議簡單，在交互數據量不大，傳輸速度要求不高的情況下使用非常方便。但是其通常傳輸速率在幾十Kb／s，在高速實時傳輸系統中無法達到要求。
本文研究基于USB接口的上、下位機通信方法，來解決數據的實時交換問題。通用串行總線(UniversalSerial Bus，USB)是計算機上的一種新型接口技術，它使得計算機和外部設備的連接十分方便。USB接口已經和串口、并口一樣，成為PC機的標準接口。目前最新的USB 2．0接口的最高傳輸可以達到480 Mb／s，遠高于傳統的串、并口連接速度，可以滿足絕大多數情況的大數據量實時交換的需求。除此之外，USB接口還支持插拔，極大地方便了系統的開發調試和實際使用。
1 主要器件選擇
本系統為分布式光纖振動傳感器的數據采集和傳輸系統，需要實現的主要功能有光電轉換、A／D轉換和USB通信。系統的總體結構圖如圖1所示，可以看出系統以FPGA為處理核心，包含光電轉換、A／D轉換和USB通信等外圍功能模塊。
由于光纖微擾動傳感器的傳感采用的是光纖，所以首先需要將信號經過光電轉換和A／D轉換，將信號轉換為數字信號。然后，在FPGA中進行數據緩存，并對多路信號進行排序后通過USB總線將存儲器中數據上傳到PC機中。
1．1 光電轉換和A／D轉換器件
光電轉換部分采用的是PINFET，PIN管反偏高、輸出阻抗與FET的高輸入阻抗得到很好匹配，同時減少了外部干擾和雜散電容，大大降低了熱噪聲，這對低噪聲器件是非常有益的。比起目前較通用的PIN器件來說，PINFET不需要復雜的后續電路，而且其模塊化設計，使輸出噪聲較小，輸出電壓較大，為后續A／D轉換器的采樣電壓提供較好的工作范圍。
A／D轉換模塊采用的是12位雙通道差分輸入SAR型AD7356，結構簡單實用。AD7356為12位雙通道差分輸入SAR型AD。該AD為雙通道型，所以2路信號的轉換是同時進行，減小了因轉換帶來的時間延遲。而且AD7356的采樣頻率由輸入時鐘信號決定，因此可以很方便的改變系統的采樣頻率，滿足系統1～5 MHz的采樣速率要求。另外該AD采用單2．5 V供電，可以與FPGA共用電源，使系統的供電系統簡潔。
1．2 FPGA
作為高速數據采集系統數據緩存的FPGA，由于系統需要對16路信號進行高速實時緩存，所以FPGA的內部存儲空間需要比較大。另外，系統由于下一步需要對于信號做初步處理以減輕PC的運算量，提高處理的實時性，所以采用的是XC4VSX25。XC4VSX25的內部塊RAM高達2 304 KB，分布式RAM高達160 KB，完全滿足系統需求。而且XC4VSX25中含有128個XtremeDSP Slice，而每個XtremeDSP Slice包含一個18×18位帶補數功能的有符號乘法器、加法器邏輯和一個48位累加器，每個乘法器或累加器都能獨立使用。XtremeDSP Slice可以通過IP核的形式方便的調用，在XC4VSX25中可以方便的將乘法器和累加器進行組合，構成所需要的數據處理結構，為下一步信號處理提供了基礎。
1．3 USB器件
USB接口使用方便，連接簡單，但是通信協議很復雜。因此，USB外設必須使用控制器芯片，管理數據通信USB控制器采用集成了8051單片機的CY7C68013A控制器芯片，該芯片遵從USB 2．0規范，有較快的傳輸速度，是目前比較通用的一種USB控制芯片。
CY7C68013A是Cypress公司EZ-USB FX2LP系列芯片中比較經典的一款USB控制器，其內部結構如圖2所示。其中，主要包括USB 2．0收發器、串行引擎(SIE)、增強型8051內核、16 KB的RAM、4 KB的FIFO存儲器、I／O接口、數據總線、地址總線和通用可編程接口(GPIF)。
EZ-USB FX2LP擁有非常獨特的結構，其串行接口引擎(SIE)負責完成串行數據的解碼、差錯控制、位填充等與USB有關的功能。串行接口引擎(SIE)能夠實現大部分的功能，從而減輕了嵌入式增強型8051的負擔，簡化了USB固件程序的開發。
2 系統軟硬件實現
2．1 A／D轉換
系統通過PINFET光電轉換為單端模擬信號，而A／D轉換器AD7356是差分輸入方式，所以需要對輸入方式進行轉換。AD7356說明書中給出了詳細的轉換電路，按說明連接即可。由于AD7356供電電源為2．5 V，所以和FPGA之間的連接需要調整AD7356的信號電平，使得輸出電平與FPGA的3．3 V電平兼容。在電路設計時，可以通過將AD7356的Vdriver引腳連接到3．3 V，這樣使得輸出信號電平為3．3 V。
系統采用的AD7356采樣頻率由輸入時鐘信號決定，而采樣通過使能引腳CS控制。在設定好采樣頻率后，A／D轉換程序主要依靠對CS信號控制，并對輸入得兩路信號串并轉換即可。
2．2 數據緩存
數據緩存主要是利用FPGA內自帶的塊RAM對多路信號進行排序、存儲，然后按USB數據包大小打包傳輸，因此對于硬件(FPGA)不再多做介紹。
數據緩存的軟件實現主要依靠FPGA內的雙口RAM IP核。雙口RAM由于有2個單獨的數據輸入和輸出口，所以可以調節輸入輸出端口的速度，使得數據讀取與輸入速度可以方便的控制。另外，由于本系統有多路光信號，所以FPGA內還需要對各個雙口RAM的讀取進行控制，對各路信號讀取順序進行，其軟件結構圖如圖3所示。每路A／D都有兩個RAM輪流存儲采集數據，一方面避免RAM出現數據溢出，保證數據不丟失；另一方面可以通過將RAM大小設定與USB數據包大小一致，使USB傳輸的控制簡單。
2．3 USB通信
在系統中，USB控制器被配置為SlaVe FIFO模式，CY7C68013A Slave模式接口引腳的連接如圖4所示，這樣FPGA可以將USB控制器當成FI-FO來控制，而不用考慮USB標準的各種規則。而USB控制器則將USB標準的各種規則通過許多特殊寄存器來設置，將USB控制簡化。
因此，此部分的軟件實現包括2個部分。從圖4可以看出，FPGA對各RAM輪流讀取數據，由于RAM大小與USB數據包大小設定一致，直接把數據送入CY7C68013A即可。而FPGA把CY7C68013A當成FIFO來控制，所以該部分程序比較簡單。而CY7C68013A內程序設計主要是通過固件程序對傳輸速度、傳輸方式、傳輸模式等進行設置。
固件程序是指運行在設備CPU中的程序，只有在該程序運行時，外設才能稱之為具有給定功能的外部設備。系統把固件代碼固化到1片E2PROM中，外設加電后由FX2通過I2C總線下載到片內RAM中自動執行。固件架構是由Keil C51編譯器與其整合開發工具所編寫和構建。其主要文件包括：fw．c負責設備連接、重枚舉、設備初始化；periph．c負責響應各種中斷事件，是主要的用戶函數應用代碼；gpif．c含有GP IF波形描述符表，可以實現波形的傳輸；dscr．a51文件定義USB設備握手時需要的各種描述符；fx2．h定義各種二級中斷向量和描述符的數據結構；fx2 regs．h定義USB單片機中所有的寄存器。
USB支持4種傳輸類型：控制傳輸、中斷傳輸、等時傳輸、批量傳輸。批量傳輸可以是雙向的，也可以是單向的。它特別適合大數據量的傳輸，而且它對傳輸的準確性要求較高。因此，通過固件程序設定本系統采用Slave FIFO模式，批量(BULK)傳輸方式進行數據傳輸。
3 實驗結果
為了方便實驗，使用耦合器將一路光信號分為16路相同的信號，這樣所有采集到的信號波形基本相同。實驗時，AD7356設定為1 MHz采樣速率，USB數據包大小為512 Kb，CY7C68013A采用異步SlaveFIFO模式發送數據，上位機采用Cypress公司自帶的EZ-USB Interface軟件采集實驗數據。采集到的信號如圖5所示，系統在16．7 Mb／s的傳輸速率下工作正常。
4 結語
本文采用目前使用最為廣泛的EZ-USB FX2LP芯片，給出了基于USB數據采集系統的設計。該系統充分表現了USB接口傳輸數據量大，傳輸速度快的特點，非常的適合大批量數據實時的傳輸場合，尤其適合數據采集系統和主機的通信，能夠實時的處理采集到的數據。這克服了以往數據采集速度慢，采集數量少，接口復雜等特點，實現了數據采集的高速率、多通道。系統進行實測實驗表明，在CY7C68013A設定為16．7 Mb／s的傳輸速率下，系統工作正常。