《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 成在线人永久免费播放视频 | 国产精品视频九九九 | 欧美日韩一 | 免费人成年短视频在线观看免费网站 | xh98hx国产在线视频 | 99精彩视频| 日韩中文字幕免费 | 成人精品一区二区不卡视频 | 亚洲一区二区三区不卡在线播放 | 久久成人综合网 | 欧美一级特黄真人毛片 | 极品丝袜高跟91白沙发在线 | 美国一级毛片免费看 | 亚洲精品综合一二三区在线 | 日本高清在线不卡 | 国产精品亚洲片在线不卡 | 亚洲高清一区二区三区四区 | 亚洲在线网站 | 乱码一区| 中文字幕乱码中文乱码综合 | 午夜在线精品不卡国产 | 国产男女视频 | 色综合精品久久久久久久 | 国产乱码精品一区二区三区四川人 | 国产精品视频免费播放 | 一级视频在线观看 | 男人天堂网在线 | 一本久久综合 | 日本老熟妇激情毛片 | 国产aaa毛片 | 亚洲精品国产福利片 | 在线免费观看一区二区三区 | 欧美综合一区二区三区 | 国产一级做a爰片久久毛片99 | 久久视频一区 | 视频在线色 | 久久15| 亚洲一区二区三区免费视频 | 午夜毛片不卡高清免费 | 久久国产影视 | 97视频免费在线 |