行業(yè)首個 ASIC 級架構
需要創(chuàng)新架構方法來管理支持全面線路速率智能處理的每秒數百 Gb 級系統(tǒng)性能，將其擴展至 TB 乃至每秒萬億次性能水平。不僅要提升每個晶體管或系統(tǒng)模塊的性能，或擴展系統(tǒng)中模塊的數量，同時還要從根本上改進通信、時鐘、重要路徑與互聯(lián)，充分滿足海量數據流與智能數據包、DSP 和／或線路速率圖形處理需求。
UltraScale™ 架構通過在完全可編程的架構中應用前沿 ASIC 技術解決這些挑戰(zhàn)。該架構不但可從 20 納米平面擴展至 16 納米 FinFET 乃至更高技術，同時還可從單片向 3D IC 擴展， 這不僅可解決系統(tǒng)總吞吐量及時延擴展的局限性問題，而且還可直接滿足互聯(lián)需求，消除系統(tǒng)高級節(jié)點性能的一大瓶頸。
我們的新一代架構旨在滿足您的新一代架構需求
UltraScale 架構配合 Vivado® Design Suite 實現了下一代系統(tǒng)級功能：
- 海量數據流針對寬總線優(yōu)化，能夠以最低時延支持數 Tb 的吞吐量。
- 高度優(yōu)化的重要路徑與內建高速存儲器級聯(lián)可消除 DSP 與數據包處理的瓶頸。
- 增強型 DSP Slice 整合 27 x 18 位乘法器和兩個加法器，可顯著提升定點及 IEEE Std 754 浮點運算性能與效率。
- 可實現二代 3D IC 系統(tǒng)集成的晶片間帶寬步進功能以及全新的 3D IC 寬存儲器優(yōu)化接口。
- 海量 I/O 與存儲器帶寬，包括支持可實現大幅時延降低的新一代存儲器連接以及多個硬化 ASIC 級 100G 以太網、Interlaken 與 PCIe® IP 核心。
- 堪比 ASIC 的多區(qū)域時鐘可實現支持極低時鐘偏移與高性能可擴展性的低功耗時鐘網絡。
- 通過極大范圍的靜態(tài)及動態(tài)電源門控在各種功能元件間進行電源管理，可顯著節(jié)省電源。
- 通過 AES 比特流解密與認證、密鑰模糊處理以及安全設備編程等高級方法實現新一代安全應用。
- 在不影響性能與時延的情況下，采用 Vivado 工具通過協(xié)同優(yōu)化消除路由擁塞，實現超過 90% 的器件利用。
首款 UltraScale 器件擴展了現基于 28nm 工藝技術的 Xilinx Virtex® 、 Kintex® FPGA 以及 3D IC 成功產品系列，并將成為 Zynq® UltraScale All Programmable SoC 的基石。它們將實現下一代 smarter system 的全新高性能架構需求，包括：
- 帶有智能包處理和流量管理功能的 400G OTN
- 4X4 混合模式 LTE 與 WCDMA 無線電支持智能波束形成
- 帶有智能圖像增強和識別功能的 4K2K / 8K 顯示
- 面向情報、監(jiān)視和偵察 (ISR) 的最高性能系統(tǒng)
- 面向數據中心的高性能計算應用
本站內容除特別聲明的原創(chuàng)文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯(lián)系電話：010-82306118；郵箱：[email protected]。