電荷耦合器件CCD(Charge Coupled Devices) 可以將光信號轉變?yōu)殡娦盘枺谝欢ǖ尿寗有盘柶ヅ湎拢瑢崿F(xiàn)圖像的獲取、傳輸和存儲。因其具有尺寸小、精度高、功耗低、壽命長等優(yōu)點，被廣泛應用于圖像傳感和現(xiàn)代測量領域。只有各種驅動信號與CCD合理配合才能充分達到CCD良好的光電轉換特性要求，輸出高質量的圖像，因此驅動電路的設計就成為CCD能否廣泛應用的關鍵所在。但現(xiàn)階段不同類型CCD芯片的驅動時序要求也不同，目前一般是用單片機或者直接數(shù)字電路驅動方法產(chǎn)生, 其缺點是裝配調試工作量大, 投資較多。另外特定的CCD必須由特定的時序驅動信號，這就使CCD的驅動電路很難得到規(guī)范化和產(chǎn)品化。因此，快速且方便地設計出CCD驅動電路并將其通用化和產(chǎn)品化，將成為CCD應用技術中的關鍵[1]。

1 CCD驅動電路簡介
    CCD驅動電路的作用是產(chǎn)生保證CCD器件正常工作的轉移信號、傳輸信號、采樣保持信號和復位信號等。其中復位信號的作用主要是實現(xiàn)光敏單元、移位寄存器、放大輸出柵及A/D所需的清零信號；轉移脈沖信號主要包括水平轉移信號和垂直轉移信號，即在正確的轉移脈沖的作用下要能夠使電荷按照一定的時序從存儲區(qū)轉移到水平移位寄存器中，然后再轉移到輸出端。
1.1 現(xiàn)狀分析
    當前CCD驅動電路設計存在的問題：(1)不同類型CCD芯片對于驅動電路的要求也不一樣，這增加了設計驅動電路的難度；(2)針對特定CCD設計專用的驅動電路，設計周期長且很難做到規(guī)范化和產(chǎn)品化；(3)目前CCD驅動電路一般是用單片機或直接數(shù)字電路驅動方法產(chǎn)生, 這些方法的缺點是裝配調試工作量大, 投資成本較高。
    因此，假如能找出各種CCD驅動時序的異同點，將其整合在同一塊芯片中，僅僅通過改變軟件設置就可以應用在不同的CCD中，就可以大大節(jié)約芯片設計時間和成本，為設計CCD驅動電路芯片提供新思路。
1.2 兩種線陣CCD的結構分析
    針對普通線陣CCD-TH7834C和TDI型CCD－IT-EA-4096，對其驅動信號和結構進行分析，找出結構和時序的異同點，設計一個可配置通用的線陣CCD驅動電路。
1.2.1 普通線陣TH7834C
    TH7834C為線陣CCD，通過分析其芯片引腳功能和主要時序可以看出，當給定外部信號CLK、復位信號RESET、同步信號SYN時，需要按照時序要求產(chǎn)生出移位控制信號和曝光控制信號。因此，TH7834C控制原理圖中應該包括寄存器模塊、串口模塊、移位控制信號產(chǎn)生模塊和曝光控制信號模塊，如圖1所示。

1.2.2 IT-EA-4096
    通過分析IT-EA-4096芯片引腳功能和主要時序可以看出，當給定外部信號CLK、復位信號RESET、同步信號SYN時，需要按照時序要求產(chǎn)生出水平控制信號和垂直控制信號。因此，IT-EA-4096控制原理圖中應該包括寄存器模塊、串口模塊、水平控制信號產(chǎn)生模塊和垂直控制信號模塊，如圖2所示。其工作過程是：首先要根據(jù)配置寄存器中的信息產(chǎn)生相應的復位信號，然后再產(chǎn)生水平和垂直控制信號，使控制信號通過移位寄存器輸送至放大端并輸出。

1.3 可配置通用線陣CCD驅動電路的結構分析
    從以上兩種典型線陣CCD的分析中可以看出，所有線陣CCD驅動時序從總體上都可以劃分為垂直轉移時序和水平轉移時序。本設計中是由中間信號Syn/P來區(qū)分，垂直信號與水平信號都以Syn/P為同步基準設置構造出各自時序，步驟如下：
    （1）生成中間信號，通過設置行同步時間、垂直轉移周期（如果是外同步還要設置垂直推移時間）在整體上劃分開垂直轉移區(qū)間與水平轉移區(qū)間。
    （2）生成LF0~LF7信號，以內同步的基準在垂直轉移區(qū)間構造低頻垂直轉移信號。對于IT-EA-4096有CI1、CI2、CI3、TCK信號，對于TH7834無此類信號。
    （3）生成HF0~HF7信號，以內同步的基準在垂直轉移區(qū)間構造線陣CCD的高頻水平轉移信號。
    根據(jù)上述兩種CCD的控制需求，最終目的是設計一個可配置的通用CCD驅動電路，它主要由復位序列模塊、內同步產(chǎn)生模塊、曝光控制模塊、水平轉移模塊、寄存器組模塊和I2C模塊構成，電路結構如圖3所示。在外部時鐘和同步信號的作用下，根據(jù)內部控制寄存器的設置，產(chǎn)生相應的垂直轉移脈沖、水平轉移脈沖和曝光控制等信號。內部控制寄存器的設置可以上電加載E2PROM數(shù)據(jù)，也可以通過I2C等串口在線調整[2]。

2 可配置通用線陣CCD驅動電路的實現(xiàn)過程
    在詳細分析各功能模塊的基礎上用Verilog進行硬件模塊描述，然后利用ModelSim工具進行功能仿真及系統(tǒng)仿真，并采用SMIC 0.18 μm CMOS工藝庫，利用Synopsys的Design Compiler工具在一定的約束條件下進行邏輯綜合，用Prime Time工具在綜合后進行了靜態(tài)時序分析，最后利用Astro工具進行了版圖設計和DRC、LVS版圖驗證[3]。
2.1 可配置通用線陣CCD驅動電路的結構分析
    以復位模塊為例，主要從輸入、輸出、作用、配置表和時序圖幾個模塊來說明。此模塊的輸入主要有時鐘和清零信號，其作用是使能信號并且控制焦面其他器件的上電順序；輸出主要為芯片輸出使能信號、上電復位信號和其他芯片輸出控制信號。具體配置如表1所示。

2.2 可配置的通用線陣CCD的前端設計
    對各模塊進行功能仿真后，經(jīng)分析可看出均已達到IT-EA-4096和TH7834C的時序要求。同時還要進行系統(tǒng)仿真[4]，才能保證系統(tǒng)的功能是正確的，圖4所示為仿真結果。
2.3 可配置的通用線陣CCD的邏輯綜合
    在本設計中采用SMIC 0.18 μm CMOS工藝庫，利用Synopsys的Design Compiler工具在一定的約束條件下完成了邏輯綜合，同時考慮到本設計的規(guī)模和綜合的時間等多方面因素，選擇自頂向下（top-down）綜合策略。經(jīng)過邏輯綜合后，分別得到面積報告及分析、時序報告及分析、功耗報告及分析，DC功耗報告如圖5所示。可得到動態(tài)功耗為7.392 2 mW，初步綜合結果均達到設計要求。然后導出門級網(wǎng)表和SDC(Synopsys Design Constraints)文件，這些文件將在后面的版圖設計中用到。門級網(wǎng)表可以提供整個設計的結構信息，SDC文件可以為后面的Astro版圖設計提供時序約束文件。

2.4 基于Astro的版圖設計
      經(jīng)過邏輯綜合和靜態(tài)時序分析之后，檢查并確認設計滿足要求，再進行版圖設計。本設計中主要采用Synopsys公司的Astro工具進行版圖設計，通過設計與時序規(guī)則的設定、版圖規(guī)劃、布局、時鐘樹綜合、自動布線、DFM步驟后，可將前端設計得到的門級網(wǎng)表文件轉化成為物理版圖，并經(jīng)過DRC及LVS驗證。
2.5 靜態(tài)時序分析
    采用Synopsys公司的PrimeTime對該設計進行靜態(tài)時序分析。本設計中主要在版圖設計之前做一次靜態(tài)時序分析，此時還沒有具體的連線延時信息，只能通過設置線負載模型來處略估算延時。雖然這時的時序分析并不準確，但可以檢查建立時間是否滿足設計要求。當完成版圖設計后，可以通過提取計生參數(shù)文件獲得更加準確的延時信息，此時再進行靜態(tài)時序分析就能很好地反應實際電路的工作情況，這時主要檢查CLK的建立時間和保持時間是否滿足時序要求。經(jīng)過設計數(shù)據(jù)讀入、工作環(huán)境及分析模式設定、STA的約束條件設置、設計檢查，最終進行靜態(tài)時序分析STA后，可以得到STA覆蓋率分析報告、布圖前STA建立時間報告（Slack=6.039 ns）、布圖前STA保持時間報告（Slack=0.940 ns）、布圖后STA建立時間報告（Slack=6.250 ns）、布圖后STA保持時間報告(Slack=0.978 ns)。可以看出布圖前、后關于建立時間、保持時間的靜態(tài)時序分析都滿足設計要求。布圖后STA保持時間報告如圖6所示。

    本文針對兩種典型線陣CCD芯片，詳細分析了其驅動時序的異同點，提出了設計一款可配置的通用CCD
驅動電路的思想，并通過功能仿真、邏輯綜合、靜態(tài)時序分析、版圖設計等環(huán)節(jié)驗證了該設計的可行性，使得CCD驅動電路向規(guī)范化和產(chǎn)品化邁進成為可能。
參考文獻
[1] 王慶有.CCD應用技術[M].北京：電子工業(yè)出版社，2003.
[2] 黃文林，楊光永，胡國清.基于CPLD和Verilog的高精度線陣CCD驅動電路設計[J].科學技術與工程，2012，20(30)：52-57.
[3] 汪濤，徐正安.基于FPGA的RISC的設計和仿真[J].微型機與應用，2012，31(15)：29-32.
[4] 洪冰心，鄭力新.一種基于FPGA的AD9945驅動設計[J].微型機與應用，2011，30(18)：23-25．