2004年2月26日，北京-世界領先的可編程邏輯解決方案供應商賽靈思公司（Xilinx (NASDAQ: XLNX)）今天宣布推出其集成軟件環境（ISE）6.2i版，為可編程邏輯行業設立了又一個軟件性能里程碑。ISE 高速設計工具的新特性和增強功能使 Virtex-II Pro™ FPGA 比最相近競爭產品的性能平均快 40%，而成本則低 60% 多。ISE 6.2i 的推出還將賽靈思的低成本 Spartan-3™ 系列的性能比前一版本提升高達 50%。

當使用 ISE 6.2i 進行 Virtex-II Pro FPGA 設計時，它能帶來三個器件所擁有的速度優勢并優化15% 的設計利用率，同時保持 2 倍的整體運行時間優勢。賽靈思用戶將從 PLD 行業中最低的系統成本和最高的系統性能中大為受益。使用 ISE 6.2i，Spartan-3 器件的平臺特性還將包括更快的塊 RAM存取速度和運行速度超過 225 MHz 的內置乘法器。另外，時鐘到輸出 (clock-to-output) 時間也比前一版本快 35% 到 40%。這些性能的提升結合業界領先的成本優勢，推動 Spartan-3 FPGA 進一步進入大批量應用領域，而傳統上這里是 ASIC 和 ASSP 的領地。

“簡單地說，這些最新的 FPGA 性能里程碑，應歸功于賽靈思公司持續專注于最先進的FPGA 設計工具領導地位的結果”賽靈思公司 FPGA 產品執行副總裁 Rich Sevcik 說。“設計工程師需要一種完全的、強大的軟件套裝、芯片和服務解決方案，以便有效地解決他們的難題。我們在軟件性能、功能和易用方面所做的長期不懈的提高和創新，充分顯示了賽靈思正致力于提供完全的解決方案。”

針對高速設計的自動化工具

ISE 版本 6.2i 增加了許多針對高速設計的新特性和增強功能，無縫地集成到 ISE 的易于使用、“按鈕”式設計方法中。例如，主動時序收斂 (ProActive™ Timing Closure) 包括支持改進的物理綜合技術，在一個步驟中自動執行產生物理上正確的時間驅動。布線器中新的自動保持時間消除器和改進的延遲估算器結合更新的時間驅動映射器，能夠自動改善高密度設計的性能。通過消除耗時的設計迭代，每個新特性都減少了整體設計周期時間。

ISE 還能自動處理到賽靈思 FPGA 的外部接口。例如，對自動局部時鐘放置器的支持和加強約束，使源同步存儲器接口設計變得更容易 – 對于 Virtex-II Pro，有多達 96 個低時鐘畸變的 200MHz 時鐘可用；對于 Spartan-3 器件，則有多達 50 個 166MHz 存儲器接口可用。同時，ISE 布局規劃器、管腳規劃器和時間驅動布局及布線功能能夠自動對到達和來自 Virtex-II Pro X 器件 10Gbps 串行 I/O 的路徑進行優化。

“我們非常高興與賽靈思在當前開發上的努力以及我們對 Virtex-II Pro 器件強大性能的貢獻，”Synplicity 公司首席技術官 Ken McElvain 說，“過去九年的合作證明，我們的聯合開發工作已經為我們的客戶創造了巨大效益。”

“Mentor Graphics® 與 賽靈思合作以保證 Precision® Synthesis和 ISE 6.2i 之間能夠緊密結合，”Mentor Graphics 設計創建和綜合部總經理 Simon Bloch 說。“我們與賽靈思公司的長期合作及對 6.2i 版軟件環境的支持，將為我們的客戶帶來巨大的性能和生產率的提升。”

價格、評估版本、平臺和供貨情況

ISE 6.2i 支持所有前沿的賽靈思產品系列，包括該公司的 Virtex-II Pro 和 Virtex-II Pro X 系列 FPGA、Spartan-3 系列 FPGA 和 CoolRunner-II CPLD。ISE 軟件包的所有版本均支持 Windows 2000 和 Windows XP 操作系統，而ISE Foundation、ISE Alliance和ISE BaseX還提供對Linux RedHat 8.0版（包括 RedHat 7.3版、9.0版和企業版 3）的內在支持。ISE Foundation 和 ISE Alliance 還支持Solaris。ISE 還提供 ISE WebPACK 配置免費下載。通過www.xilinx.com/cn，ISE還提供免費、有時間限制及全功能的評估版本。關于 ISE 的詳細信息，請訪問www.xilinx.com/cn/ise。