與半年前來這里時相比，最明顯的感覺是，硅谷半導體業雖然尚未重現幾年前的鼎盛，但基本上已初步恢復了往日的繁榮。

　　每次來硅谷采訪，筆者通常會留意各園區內公司停車位上汽車的數量，以此作為判斷行業發展狀態的晴雨表。幾個月前到這里時，很多停車場都空蕩蕩的，但如今都停滿了員工的汽車，而且高檔汽車的種類和數量都比之前增加了很多。這從一個方面為上述感覺提供了佐證。本文將分類詳細介紹各企業的技術發展動態。

　　FPGA雙雄共識強力滲透ASIC市場

　　目前正在28nmFPGA領域激烈廝殺的Altera和賽靈思，既有共同的目標：不斷侵蝕ASIC和ASSP的領地，也有各自的戰略側重點。

　　Altera強調敏捷性

　　Altera總裁、CEO及董事會主席John P. Daane首先分析了宏觀市場形勢。ASIC/ASSP和嵌入式領域在2011年的整體市場規模約為1140億美元，可進入的市場約580億美元，Altera的目標是獲得1%的份額，即5.8億美元。另外，PLD市場約50億美元，Altera的目標是10%的份額，即5億美元。Daane指出，公司比5年或10年前發生了很大變化，已不再只是一家FPGA廠商，目前正與系統開發商進行更密切的合作。

　　通常，系統開發商開始ASIC或ASSP設計時，會把軟件中的功能在CPU上運行，或采用硬件加速。軟件的靈活性很好，開發成本較低，但傳輸數據、存儲或恢復軟件指令時，能耗較高;硬件不太靈活，開發成本高，但優點是能耗低。而可編程結構有一定的靈活性，開發成本適中，能耗較低。因此，優秀的系統架構需要敏捷的軟件、硬件和可編程結構的綜合實施。Daane表示：“目前，只有FPGA具備系統開發所需的這種要求。

　　他以一家無線基站廠商在設備壽命中期擴展系統功能為例，說明了FPGA的優勢。該客戶想要擴展3G網絡，并準備將來現場升級到LTE覆蓋。升級中，基站功能會有很大變化，所處理的數據速率也會有很大提升。

　　在這個項目中，Altera通過選擇合適的工藝、高速收發器、存儲器架構和外部接口配置，提供了多樣性的實施方案，在整個系統設備壽命周期內滿足了基站廠商對整體成本、功耗和性能方面的要求，同時保護了其IP利益。

　　Daane強調：改變實施，而非改變IP。系統開發商可以選擇系統中每個功能塊的正確實施，嵌入式HardCopy可為設計師在FPGA內硬化專用IP塊提供更大的靈活性。對于用戶的差異化產品設計，我們的解決方案包括軟IP塊、硬核系統IP及HardCopy技術。”

　　Altera負責軍事、工業、計算機、消費及存儲部門的副總裁Arun Iyengar重點介紹了最新推出的、號稱“全球第一款”的1080p/30fps全高清視頻內容分析FPGA解決方案。他援引合作伙伴、分析技術廠商Eutecus的數據表示，與基于DSP的解決方案相比，FPGA方案可以提供更好的靈活性，及高清視頻實時分析能力。

　　視頻內容分析即通過計算機對視頻內容進行智能分析，以便為相關事件提供實時信息。其與運動檢測不同，后者在檢測到運動時就會產生報警，而不會區分人或動物等目標屬性、軌跡及是否正在進入被禁區域等。與圖形識別技術也不同，如臉部識別等。視頻內容分析技術包括運動檢測及根據用戶定義的規則確定是否屬于可能的威脅等多種算法。

　　目前，視頻分析市場面臨如下挑戰：設備、校準、集成和維護等的安裝成本;分析結果的準確性要達到90%以上;視頻源的質量需要1080p高清影像;攝像機的處理引擎需要低成本和低功耗;實時決策要求1-2幀的低延遲目標檢測與報警。

　　對此，1080p全高清視頻內容分析FPGA解決方案可以提供更高的精度和更少的誤報警;以每秒30幀實現全幀速率的分析，吞吐量最大可達每秒60Mpixel;實時檢測和識別;在任何時間進行全面分析。另外，還能提供影像流水線、壓縮和馬達控制等定制功能。

　　Altera與Eutecus合作，為Cyclone IV FPGA開發出了單芯片多核視頻分析引擎MVE，及MVE軟件圖形用戶接口(GUI)。MVE1.x版的方框圖如圖所示。該方案可集成到高清互聯網協議(IP)攝像機中，因此，可用于在各種天氣條件下，檢測車輛轉彎情況、預告車輛可能發生的碰撞、接近停止車輛時告警，及闖紅燈行為等的交通安全分析。

　　據Arun Iyengar介紹，用戶采用這款1080p全高清視頻內容分析FPGA設計時，無需昂貴的NRE成本;Altera將以版稅的模式直接銷售IP;對于成本敏感的用戶，他們可以購買所需的安全器件以使能IP。

　　對于中國市場，Iyengar指出，重慶、深圳等很多城市存在著上百萬臺視頻監控攝像機的需求。

　　賽靈思Virtex-7 2000T FPGA加速替代ASIC和ASSP

　　到賽靈思(Xilinx)總部采訪時，恰逢其全球最大容量的Virtex-7 2000T FPGA出貨，于是，幾乎所有話題都集中到這款最新解決方案上了。

　　Virtex-7 2000T有68億個晶體管，1954560個邏輯單元。“容量相當于市場同類最大28nm FPGA的2倍。”賽靈思副總裁Liam Madden在介紹自己的產品特性時沒有忘記捎帶上競爭對手Altera。

　　我們知道，Altera在2011年4月中旬發布了有39億個晶體管、98萬個邏輯單元的28nm Stratix V FPGA。看來，目前FPGA的應用市場還是沒有足夠大到讓雙雄的精力只夠各理自家事，無暇顧及他人的程度。

　　由于采用2.5D堆疊硅片互聯(SSI) 技術，把4個FPGA die在無源硅中介層互連(見圖5)，因此實現了最大容量。并一反以前先出同系列里低端產品的做法，這次直接先出了高端產品。

Madden強調，Virtex-7 2000T的性能決定了其三大市場目標：

　　一、加速替代2000萬門的ASIC和ASSP。目前的芯片設計中，28nm ASIC或ASSP的NRE成本已經超過了5000萬美元，很多芯片廠商難以承受如此高昂的設計成本。而且這并沒有算上在設計過程中對ASIC進行修改的情況，否則，設計成本還會大幅增加近一半。Virtex-7 2000T的容量相當于2000萬門級的ASIC，因此除了大批量市場，完全可以取代后者。在總投入成本差不多的前提下，Virtex-7 2000T的2年開發時間比ASIC需要的3年縮短了1/3。另外，功耗不到30W，比ASIC通常的70W功耗低1倍以上。

　　二、大規模系統集成。對于現在用多個FPGA設計產品的情況，Virtex-7 2000T消除了電路板上不同IC間的I/O接口，降低了系統整體功耗。另外，可有效地進行分區、布局規劃和優化，實現最佳時序和性能。

　　三、ASIC原型和仿真的設計需求。由于軟件開發在復雜系統開發周期中常常要占用大量的時間，因此在 ASIC 完成后開始軟件開發，會耽誤整個系統的開發進度。Virtex-7 2000T 原型或模擬仿真平臺可使設計師馬上進行SoC軟件開發，加快產品的上市進程。另外，IP廠商可用FPGA開發新的IP模塊。