三星和臺積電都在積極完善自家的 10nm 制作工藝，但三星似乎已經(jīng)搶先一步了，不過臺積電也沒有落后多少。在分析師還在擔憂臺積電的 10nm 工藝會不會對 iPhone 8 造成影響時，這家公司發(fā)話了。臺積電在今天宣布，他們的 10nm 制程一切如計劃進行，而且現(xiàn)在已經(jīng)進入量產(chǎn)期，預計在 2017 年第一季度就可以獲得第一筆營收。

在此之前，三星已經(jīng)宣布將通過 10nm 工藝量產(chǎn)高通旗下的新一代處理芯片一事。有評論人士認為，三星與高通合作，也就意味著他們從臺積電手里搶下了高通的 10nm 芯片訂單。不過《彭博社》指出，三星與臺積電之間的競爭會讓蘋果在與供應鏈協(xié)商未來的供應合約時，享有更有利的議價優(yōu)勢，這會讓他們在議價占上風。

按照臺積電的計劃，該公司的 10nm 制程芯片將于 2017 年第一季度出貨，從時間上看比三星稍晚。但是臺積電對此并不擔心，他們認為在爭奪蘋果 A11 芯片訂單的過程中將會力壓三星。而且，臺積電的 7nm 制程已經(jīng)在部署之中，目前已有大約 20 家客源采用他們的 7nm 制程。新制程芯片預訂會在 2017 年下半年試產(chǎn)，2018 年正式出貨。

為什么非要上10nm

半導體供應鏈正面臨越來越多的挑戰(zhàn)，但10nm節(jié)點將有更大的機會能夠從新技術制程的微縮中獲得更大的好處。

根據(jù)國際商業(yè)策略（IBS）的分析預計，20nm和16／14nm制程的閘極成本將會比上一代技術更高。而針對10nm閘極成本的分析則顯現(xiàn)出不同的模式，如下圖所示。

在歷經(jīng)16nm／14nm閘極成本持續(xù)增加后，可望在10nm時降低。

雖然IBS并未預期制程技術停止微縮，但預計懲罰成本（cost penalty）將出現(xiàn)在采用20nm bulk CMOS HKMG和16／14nm FinFET之際。對于閘極成本的這些項測已經(jīng)證實是正確的，而當蘋果（Apple）的20nm產(chǎn)品量產(chǎn)時，20nm晶片產(chǎn)能比起28nm時更低得多了。

臺積電（TSMC）提供了另一個例子。該公司的28nm晶片月產(chǎn)能（WPM）達15萬片，但其20nm晶片月產(chǎn)能大約將近三分之一——60，000WPM。Globalfoundries在其紐約州馬爾它（Malta）晶圓廠也擁有20nm產(chǎn)能，但該廠的主要著重于FinFET。至于三星電子（Samsung Electronics）和聯(lián)電（UMC），他們決定直接跳過20nm。

隨著16／14nm晶圓量產(chǎn)，同樣地，16／14nm的晶圓產(chǎn)能又比28nm時更低。16／14nm的晶圓產(chǎn)量同樣是由Apple驅動的，但利用16／14nm技術的時間長短則將由10nm制程多快出現(xiàn)所決定。

相較于晶圓成本增加，10nm時的閘極成本將會降低，這是因為該制程將會具有更高的閘極密度。為了可在10nm時取得更低的閘極成本，勢必需要具備較高的系統(tǒng)與參數(shù)良率，但這并不難實現(xiàn)。

10nm所需的資本支出大約為20億美元，可實現(xiàn)10，000 WPM的產(chǎn)能；如果要達到40，000 WPM產(chǎn)能，那么晶圓廠將耗資80億美元。此外，實現(xiàn)10nm的設計至少需要1．5億美元的最低成本，因此，如果晶片營收必須比設計成本更高10倍才能取得不錯的投資報酬率，那么，10nm晶片就必須達到15億美元的銷售數(shù)字。

在10nm節(jié)點以后，可能必須使用超紫外光微影（EUV）技術，而且必須在提升EUV吞吐量方面穩(wěn)定進步。盡管450mm晶圓技術持續(xù)進展，但預計要到2020年以前才可能開始導入。

摩根大通證券半導體分析師哈戈谷（Gokul Hariharan）也表示，臺積電10納米制程是由16納米FinFET＋轉換而來，相較於先前28納米轉20或16納米，可望節(jié)省更多成本，即便沒有EUV，臺積電10納米預估可較16納米FinFET＋省下約30％成本，整體而言，幅度和28與40納米相當，但優(yōu)於20與16納米FinFET＋。