地球上除了IBM、英特爾、臺(tái)積電、三星具有強(qiáng)大的半導(dǎo)體工藝研發(fā)技術(shù)實(shí)力之外，比例微電子中心IMEC也是全球知名的半導(dǎo)體研發(fā)中心，國內(nèi)的14nm FinFET工藝就是跟他們合作的。在新一代半導(dǎo)體工藝上，除了三星提及5nm及之后3nm工藝之外，其他家都沒有具體的5nm、3nm工藝細(xì)節(jié)披露，IMEC上周則宣布了一項(xiàng)新的技術(shù)，制造了全球最小的SRAM芯片，面積縮小了24%，可適用于未來的5nm工藝。

由于結(jié)構(gòu)更簡(jiǎn)單等原因，每一代新工藝中研發(fā)人員往往會(huì)使用SRAM芯片做試點(diǎn)，誰造出的SRAM芯片核心面積更小就意味著工藝越先進(jìn)，此前的記錄是三星在今年2月份的國際會(huì)議上宣布的6T 256Mb SRAM芯片，面積只有0.026mm2，不過IMEC上周聯(lián)合Unisantis公司開發(fā)的新一代6T 256Mb SRAM芯片打破了這個(gè)記錄，核心面積只有0.0184到0.0205mm2，相比三星的SRAM微縮了24%。

　　面積能大幅縮小的原因就在于使用了新的晶體管結(jié)構(gòu)，Unisantis與IMEC使用的是前者開發(fā)的垂直型環(huán)繞柵極(Surrounding Gate Transistor，簡(jiǎn)稱SGT)結(jié)構(gòu)，最小柵極距只有50nm。研究表明，與水平型GAA晶體管相比，垂直型SGT單元GAA晶體管面積能夠縮小20-30%，同時(shí)在工作電壓、漏電流及穩(wěn)定性上表現(xiàn)更佳。

　　目前IMEC正在跟Unisantis公司一起定制新工藝的關(guān)鍵工藝流程及步驟，通過一種新穎的工藝協(xié)同優(yōu)化DTCO技術(shù)，研發(fā)人員就能使用50nm間距制造出0.0205mm2的SRAM單元，該工藝能夠適用于未來的5nm工藝節(jié)點(diǎn)。

　　此外，該工藝還能使用EUV光刻工藝，減少工藝步驟，從而使得設(shè)計(jì)成本與傳統(tǒng)FinFET工藝相當(dāng)。