| 應用于CMOS圖像傳感器的高速列級ADC | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>483 K | |
| 標簽： 模/數轉換器 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種應用于CMOS圖像傳感器中的高速列級ADC。采用單斜ADC與TDC結合的方法，先將模擬電壓信號轉換為成比例的時間段，再通過TDC量化為相應的數字碼，其轉換時間主要取于TDC的量化范圍，解決傳統列級單斜ADC轉換速率低的問題。設計采用0.18 μm CMOS工藝。Spectre仿真表明，在模擬電路3.3 V、數字電路1.8 V的供電電壓下，ADC的信噪失真比(SNDR)達到51.2 dB，整體功耗為1.76 mW，列級電路功耗為236.38 μW，采樣頻率為1 MS/s，輸入信號范圍為1.6 V，滿足CMOS圖像傳感器系統的應用要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2