基于FPGA的圖像處理電路的設(shè)計(jì)與實(shí)現(xiàn) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:239 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:以FPGA為平臺(tái),設(shè)計(jì)了灰階變化、圖像壓縮、邊緣檢測等圖像處理電路.與傳統(tǒng)的設(shè)計(jì)方法相比較,本設(shè)計(jì)不僅具有FPGA電路特有的開發(fā)周期短、設(shè)計(jì)效率高、擴(kuò)展性和升級(jí)性良好、設(shè)計(jì)靈活等特點(diǎn),而且由于系統(tǒng)采用硬件電路實(shí)現(xiàn),因此在圖像處理的速度上具有明顯的優(yōu)勢. | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2