極小尺寸下，芯片物理瓶頸越來越難以克服，但每到關鍵時刻，總有新技術將看似走向終點的摩爾定律推一把，而小芯片正在將芯片性能進化引向更具經濟效益的未來。
解決節點進化成本控制不住的問題
在近幾年先進節點走向 10nm、7nm、5nm，問題就不再只是物理障礙了，節點越進化，微縮成本越高，能扛住經濟負擔的設計公司越來越少。到了 5nm 節點，設計總成本已經飆高到逾 5 億美元，相當于逾 35 億人民幣。
而守住摩爾定律，關乎利潤最大化，如果研發和生產成本降不下來，那么對于芯片巨頭和初創公司來說都將是糟糕的經濟負擔。
基于小芯片（Chiplet）的模塊化設計，正是其中解決成本問題的一個極為關鍵的構想。小芯片也正成為 AMD、英特爾、臺積電、Marvell、Cadence 等芯片巨頭為摩爾定律續命的共同選擇之一。
知名市場研究機構 Omdia 預測，小芯片將在 2024 年全球市場規模擴大到 58 億美元，較 2018 年的 6.45 億美元增長 9 倍。而長遠來看，2035 年小芯片市場規模有望增至 570 億美元。
像搭積木一樣的小芯片技術
傳統系統單芯片做法是每一個組件放在單一裸晶上，造成功能越多，硅芯片尺寸越大。小芯片的做法是將大尺寸的多核心設計分散到個別微小裸芯片，比方處理器、模擬組件、存儲器等，再用立體堆棧的方式，以封裝技術做成一顆芯片，類似樂高積木概念。
小芯片技術，就是模塊化，搭積木一樣的芯片技術。將大的芯片分成 N 顆小的芯片，而這些小芯片可以單獨運行，也可以通過一定的技術連接起來成為一個整體，共同運行。
如果在小芯片技術之下，這顆芯片或許可以分成 CPU 小芯片，GPU 小芯片、NPU 小芯片、Modem 小芯片、DSP 小芯片等等各種小顆芯片。
這種新型的小芯片設計方法，不僅能大大簡化芯片設計復雜度，還能有效降低設計和生產成本。更重要的是，小芯片技術可以針對不同的模塊進行工藝的調整。
獨特優勢加速市場延伸
①開發速度更快：在服務器等計算系統中，電源和性能由 CPU 核心和緩存支配。通過將內存與 I/O 接口組合到一個單片 I/O 芯片上，可減少內存與 I/O 間的瓶頸延遲，進而幫助提高性能。
②研發成本更低：因為小芯片是由不同的芯片模塊組合而成，設計者可在特定設計部分選用最先進的技術，在其他部分選用更成熟、廉價的技術，從而節省整體成本。而采用更成熟制程的 I/O 模塊有助于整體良率的提升，進一步降低晶圓代工成本。綜合來看，CPU 核心越多，小芯片組合的成本優勢越明顯。
③能靈活滿足不同功能需求：隨著小芯片的優勢逐漸顯露，它正被微處理器、SoC、GPU 和可編程邏輯設備（PLD）等更先進和高度集成的半導體設備采用。
④市場延伸速度加倍：微處理器是小芯片最大的細分市場，支持小芯片的微處理器市場份額預計從 2018 年的 4.52 億美元增長到 2024 年的 24 億美元；計算領域將成為小芯片的主要應用市場，今年有望占據小芯片總收入的 96%。
英特爾：Lakefield 處理器與 Foveros 3D 封裝技術
在 ISSCC 2020 上，英特爾在今年 2 月的 SESSION 8 中介紹了 10nm 與 22FFL 混合封裝的 Lakefield 處理器，采用的是英特爾的 Foveros 3D 封裝技術，封裝尺寸為 12 X 12 X 1 毫米。Lakefield 作為英特爾首款采用了 Foveros 技術的產品，能夠在指甲大小的封裝中取得性能、能效的優化平衡。
Foveros 封裝技術改變了以往將不同 IP 模塊放置在同一 2D 平面上的做法，改為 3D 立體式堆疊。做個類比，傳統的方式是將芯片設計為一張煎餅，而新的設計則是將芯片設計成 1 毫米厚的夾心蛋糕。這樣可以提升靈活性，并且不需要整個芯片都采用最先進的工藝，成本也可以更低。
英特爾針對互聯標準的挑戰，首先提出了高級接口總線（Advanced Interface Bus，AIB）標準。在 DARPA 的 CHIPS 項目中，英特爾將 AIB 標準開放給項目中的企業使用。AIB 是一種時鐘轉發并行數據傳輸機制，類似于 DDR DRAM 接口。
目前，英特爾免費提供 AIB 接口許可，以支持廣泛的小芯片生態系統，包括設計方法或服務供應商、代工廠、封裝廠和系統供應商。此舉將加速 AIB 標準的快速普及，有望在未來成為類似 ARM 的 AMBA 總線的業界標準。
AMD：使用小芯片技術的 EYPC Zen 架構 CPU 芯片
AMD 研究人員最近提出了一種方案，獨立小芯片的可以經過設計，芯片網絡需要遵守簡單的規則，就能基本消除死鎖難題。
這些規則規定了數據進入和離開芯片的問題，限制了移動的方向，如果能夠徹底解決這個問題，那么小芯片將為未來計算機設計的發展帶來新的動力。
AMD 大獲成功的 Epyc 同樣使用類似的思路，在此次的 ISSCC 上，AMD 在 SESSION 2 中介紹了使用小芯片架構的高性能服務器產品及性價比的優勢。
作為英特爾的死對頭，AMD 自然也不甘示弱，在當下，AMD 其實已經為我們帶來了使用 Chiplets 技術的 EYPC Zen 架構 CPU 芯片，包括在 2018 年發布的服務器端 Naples CPU 芯片和剛剛結束的 Computex 2019 上發布的 7nm Ryzen 桌面級 CPU。
在 AMD EPYC CPU 芯片的基板上，8 個 CPU Chiplets 圍繞著 1 個中心 I/O Chiplet。I/O Chiplet 使用 14nm 工藝，而 CPU Chiplets 則使用 7nm 工藝。
和英特爾的不同點在于，Epyc 使用的是 2.5D 架構的封裝，英特爾使用的是 3D 堆疊封裝。
臺積電：聯合 ARM 發布小芯片系統
在去年六月初于日本京都舉辦的 VLSI Symposium 期間，臺積電展示了自己設計的一顆小芯片“This”。
基本參數上，This 采用 7nm 工藝，4.4x6.2mm（27.28 mm2），CoWos（晶圓級封裝），雙芯片結構，其一內置 4 個 Cortex A72 核心，另一內置 6MiB 三緩。
This 的標稱最高主頻為 4GHz，實測最高居然達到了 4.2GHz（1.375V）。同時，臺積電還開發了稱之為 LIPINCON 互連技術，信號數據速率 8 GT/s。
臺積電還與高效能運算的領導廠商 Arm 共同發表業界首款采用臺積電 CoWoS 封裝解決方案并獲得硅晶驗證的 7nm 小芯片系統，其中內建 Arm 多核心處理器。
此款概念性驗證的小芯片系統展現在 7nmFinFET 制程及 4GHz Arm 核心的支持下打造高效能運算的系統單芯片之關鍵技術。
想全面實現需面臨的挑戰
①最終目標是在內部或從多個其他供應商那里獲得優質且可互操作的小芯片，這種模型仍在研究中。
②第三方 die-to-die 的互連技術正在興起，但還遠遠不夠。
③某些 die-to-die 的互連方案缺乏設計支持。
④代工廠和 OSAT 將扮演主要角色，但是要找到具有 IP 和制造能力的供應商并不簡單。
⑤設備的類型和數量正在不斷增加，并非所有產品都會采用基于小芯片的方法。在某些情況下，單片模具將是成本最低的選擇。
⑥并非所有公司都有內部組件，有一些是能夠獲得的，還有一些則還未準備好。當前面臨的挑戰是找到必要的零件并將其集成，這將花費時間和資源。
結尾：
業界需要有不同的選擇，傳統的解決方案有時無法滿足這些選擇，小芯片卻提供了各種可能性和潛在的解決方案。