隨著電子行業技術的發展，特別是在傳輸接口方面，從PCI到PCI Express、從ATA到SATA、從并行ADC接口到JESD204、從RIO到Serial RIO等等，無一都證明了傳統并行接口的速度已經達到瓶頸，取而代之的是速度更快的串行接口，于是原本用于光纖通信的SerDes 技術成為了高速串行接口的主流。串行接口主要應用了差分信號傳輸技術，具有功耗低、抗干擾強，速度快的特點，諸如PCI Express?（PCIe?）Gen4等串行鏈路接口的數據傳輸率將達到雙位千兆級傳輸速率。由此，器件建模、互連建模和分析方法必須不斷發展，以應對不斷減小的設計余量和當今工程師面臨的更具挑戰的合規標準。本系列文章將從各方面深入分析探討，為了降低風險并優化設計，將分析盡可能地推向上游至關重要，以實現權衡、可行性研究、元件選擇和約束獲取。

　　由于諸如PCI Express（PCIe）Gen 4等串行鏈路接口的數據傳輸率將達到雙位千兆級傳輸速率，器件建模、互連建模和分析方法必須不斷發展，以應對不斷減小的設計余量和當今工程師面臨的更具挑戰的合規標準。為了降低風險并優化設計，將分析盡可能地推向上游至關重要，以實現權衡、可行性研究、元件選擇和約束獲取。

　　鏈路中，SerDes發射器和接收器的均衡的精確建模對于獲得更好的仿真結果至關重要，這包括幾乎所有高數據速率串行鏈路中存在的復雜自適應均衡。隨著過孔陣列需要全波3D的解決方案，以便通過過孔stub和耦合行為準確地表征其復雜性，互連模型也面臨新的挑戰，這可能會需要幾分鐘到幾小時或幾天的提取時間。仿真之后，經常需要接口特定的后處理來檢查發射器、傳輸同道和接收器的合規性。

　　接下來將介紹創建串行鏈路預設計“虛擬原型”的方法，以及如何創建與之相關的互連和SerDes模型。我們將檢查如何使用IBIS-AMI模型，以及如何在沒有現有模型使用的情況下創建自己的模型。它還將向您展示最新的互連提取技術，以便在控制計算時間的同時保證 “您需要的全波精度” ，以及如何使用基于標準的合規工具來自動執行布局后分析和高級接口驗收，如 PCI Express Gen 4。

　　隨著數據速率的不斷加快和電源電壓的不斷減小，用于解釋邏輯的“單位間隔”或“UI”受到了明顯的壓縮。

　　各種PCI Express數據8'‘運行通過 FR4帶狀線

　　隨著工作空間越來越小，將信號完整性（SI）分析過程進一步推向上游變得越來越重要，以便在設計過程中更早地定位問題、應對挑戰，從而減輕流程后端的風險。這需要傳統方法的一些轉變，以及用于建模串行器/解串器或用于發送和接收高速信號的“SerDes”器件的新技術。這種前期的勞動成果包括設計中優化的材料清單（BOM），以及實現約束驅動印刷電路板（PCB）物理布局過程的約束。結合高效的布局后互連提取和自動化合規檢查，能夠確保給制造商驗收您的設計，沒有意外或進度影響，并在硬件方面取得成功，同時避免昂貴又耗時的返工。

　　通過“自上而下”的方法將SI推向上游

　　成功實現能夠達到這些數據速率的關鍵因素之一是在傳統的布局后驗證步驟中將SI分析起點更多地推向上游。這里有一個錯誤的概念，在傳統的“自下而上”方法中，直到經過詳細的PCB布局后才能進行有意義的分析。然而在實際硬件設計環境中并非如此。

　　當設計工程師完成layout后，通常有一兩天的時間，來自各個學科的工程師（機械、熱、信號完整性、電源完整性、EMI）可進行最終檢查，為最后的layout提供一些改進意見。但是，通常要承受來自項目經理的巨大壓力，要在規定的時間段內將Gerbers交給PCB制造商，而組裝廠將按序訂購元件并接收這些裸板進行裝配和測試，軟件工程師將會等待硬件進入實驗室，以便他們可以測試最新的軟件版本。換句話說，在PCB layout初步完成時，供應鏈依賴性的多米諾骨牌效應將被完全捕獲于項目經理的甘特圖中，而在這一點上執行詳細SI分析的可用時間將很短。通常更可能的是，“運行分析，直到時間耗盡，然后發貨”，而不是“運行分析，直到您滿意，接口工作正常，然后發貨”。

　　為了在該PCB設計流程的壓縮后端完成關鍵節點的簽收，準備工作至關重要。一個策略是“自上而下”，提前于后期，建立一個早期版本的串行鏈路接口仿真測試臺。當您初步了解用于發送和接收信號的SerDes和協議（例如PCI Express Gen 4）時，可以在早期BOM階段開始從上游進行詳細的原理圖設計，這是解決系統分區、多少個PCB將用于構建信號路徑、以及將用到什么樣的連接器的一般方法。系統中所有模塊的具體詳細模型在這個早期階段并不重要，最初可以使用 “現有模型占位” ，但是在了解更多詳細信息的情況下，它們將被替換（合規工具包是一個您搭建早期測試平臺所需前期模型的豐富來源，將在后續部分中介紹。）簡而言之，如果您可以在餐巾紙上繪制接口，那么您應該就能夠早日整合仿真測試平臺。這種自上而下的方法有很多好處：

• 可使您可視化整個系統和將被遍歷的信號路徑。

• 可以幫助您確定完成所有芯片間信號路徑連接所需的所有模型，以備用。

• 提前運行一些步驟，使您可以提前搭建仿真測試平臺，從而整個過程中的后續工作主要是更新拓撲中的模型、更詳細地重新運行仿真。當時間緊張時，這個過程的后期可以節省大量的時間。

  
  

　　一般設計方法

　　隨著串行鏈路拓撲的初始原型拓撲，并且各個模塊至少存在現有初始模型，您應該擁有一個測試平臺，用來仿真，并以目標數據速率傳遞流量進行分析。現在，在您的設計過程中，將逐漸開始使用更具體、更真實的模型替代初始模型。這些模型通常有以下幾類：

• SerDes發射器和接收器的IBIS-AMI模型

• 分立器件的Spice模型（例如AC去耦電容）

• 封裝

• PCB走線

• PCB過孔

• 連接器

　　第一步是在拓撲中各模塊所需的模型以及在庫中的現有模型之間進行差距分析。用現有模型增強測試平臺，并驗證仿真結果。接下來，列出缺少的模型，聯系模型供應商（可以是內部的或者外部的），并提出模型需求。記錄聯系人、聯系日期和模型的狀態。當您得到它們后，就可相應地增強您的測試平臺了。

　　假設我們正在致力于PCI Express Gen 4串行鏈路的研發，數據的傳輸速率為16Gbps。再假設我們能夠獲得供應商提供的AC耦合電容、封裝和連接器的模型，以及來自SerDes接收端的IBIS-AMI模型。接下來還需要PCB的走線和過孔模型，以及發射端的IBIS-AMI模型。假設供應商暫時無法提供這些數據，那就讓我們先來解決PCB架構的問題吧。

　　PCB互連的預布局建模

　　PCB走線的建模可以從獲取層疊結構開始，包括串聯鏈路差分對的材料、電介質和導體厚度、阻抗、線寬以及間距。接下來，需要確定串行鏈路（通常與接地層相鄰）的主要布線層，以便您可以生成適用的微帶線或帶狀線模型。有了這些信息，下一步就是估算互連的長度。從這個層面上來講， “布局規劃” 或PCB的粗略布局是很有用的。您可以通過平面布局工具輸入基本的PCB輪廓、層疊結構，從封裝庫中提取部件，甚至可以定義一些簡單的網絡，所有這些都沒有一個正式的設計、完整的原理圖或網表。

　　布局規劃時，不要忘記AC耦合電容。它們將被放置于電路板的頂層、在SerDes器件附近、還是與大部分其它分立元件一起位于電路板的背面？這種選擇會導致不同的過孔配置，所以在這一點上需要仔細考慮。在整個系統設計中，表面貼裝連接器也屬于這一類。

　　從平面布局中，找到串行鏈路的曼哈頓長度作為初始的PCB長度。將這些信息輸入到SI工具中，為PCB的主要布線生成一個W-element模型，并將其放入SI的仿真平臺。

　　提取平面布局的曼哈頓長度進行布線前的走線建模

　　對仿真平臺所需的其他走線模型也重復此過程，包括微帶線的扇出走線、連接到AC耦合電容任一側的走線等等。

　　使用PCB上的通用走線模型后，我們將開始關注過孔。過孔是板上幾十或數千兆位串行鏈路的重要組成部分。它們通常代表整個信號路徑中最大的“速度突變點”，優化這些過孔設計使其插損和回損最小，對高速率傳輸數據至關重要。在一些特殊情況下，可能通過僅有微帶線的布線消除過孔，但通常不會這樣做。高數據速率串行鏈路的過孔數量當然應該盡量減少，但通常無法被完全消除。

　　過孔不連續性“速度起伏”

　　鉆孔直徑、焊盤尺寸、反焊盤設計以及接地通孔都是設計中的關鍵因素。過孔的一個重要考慮因素是分支線長度，或者說是信號過孔的未使用部分，這可能引起信道中信號的反射。通過仔細選擇布線層、利用盲孔或背鉆等技術可以有效的控制分支線的長度。

　　通過結構參數進行優化

　　關鍵參數的自動掃描可以顯著加快串行鏈路的過孔優化設計。一旦確定了所需的過孔結構，就需要確認并將其應用在PCB的布線當中。傳遞這些過孔設計參數的自動化機制是非常有效的，可以確保它們在物理布局中按照預期實現，成為“正確的設計”，并且使過孔對最終眼圖的影響最小化。

　　IBIS-AMI建模

　　假設我們的PCIExpress Gen 4串行鏈路，使用初始的PCB走線和過孔模型，其余的缺失部分用于發射器的IBIS-AMI模型，“AMI”表示算法模型接口。正如其名，IBIS-AMI模型具有以傳統IBIS （I/O 緩沖區信息規范） 格式定義的“電路”部分和以AMI格式定義的“算法”部分。兩者都是完整模型所必需的。

　　該模型的電路或IBIS部分用于描述發射器的電壓擺幅、輸出阻抗、寄生效應和上升/下降時間特性。這些信息應該在您SerDes發送器的數據表中。假設數據表顯示，以50ohm作為參考阻抗，擺幅為1V，單端50歐姆輸出阻抗，0.5pF范圍內的焊盤電容，以及20ps左右的單端上升/下降時間。采用一個標準的IBIS模型作為開始，是最直接的做法。

　　初步的IBIS模型

　　該算法（或模型的AMI部分）用于描述發射器的均衡行為。在PCI Express Gen 4的情況下，這由前向反饋均衡（FFE）或 “去加重”組成。FFE將包含多個“抽頭”，表示產生去加重行為的main和boost驅動器，boost轉換位（例如0到1的轉換）和去加重穩定狀態位（例如連續的多個1）。這些抽頭的作用大小通常用系數來表示，表示與主抽頭相比它們的比例系數。

　　含PCI Express預設的FFE和發射器波形

　　將上述信息作為輸入，現在的IBIS-AMI仿真工具通常包括直接生成AMI模型的功能。同樣，這些信息通?？梢栽赟erDes發射器的數據表中找到。假如您感興趣的發射器使用與PCIExpress規范中描述的類似的去加重設置，可以使用如前所述的自動化工具，利用上述的抽頭系數快速直接地生成AMI模型。

　　啟用約束驅動設計

　　通過構建預布局測試平臺，填入相關模型，生成結果逼真的仿真結果，這時候正適合啟用約束來驅動和控制串行鏈路的物理布局。這可能會導致測試平臺需要一些改進和迭代，來添加更多的細節，這是可預期的。此時的方法是參數化測試平臺的關鍵元素，掃描它們以量化其對整個接口性能的影響，并限制那些參數以確保我們的設計在完成時滿足合規要求。在PCI Express Gen 4的情況下，核心要求是眼圖高度至少為15mV，眼圖寬度為0.3UI（對于16Gbps的數據速率而言約為19ps），目標誤碼率（BER）為1e-12。

　　那么掃描哪些類型的參數是有意義的？我們從SerDes器件開始，他們的電路模型中通常含有硅工藝/溫度/電壓（PVT）的快速和慢速Corner系數，所以這方面應該被覆蓋。如果您是PCB的設計人員，可能不一定會修改或控制它們，但是它們的影響應該在掃描仿真中加以考慮，因為您的PCB需要在那些條件下工作。另外，如果您能夠獲得SerDes的封裝模型，涵蓋互連寄生效應的最小/最大范圍，那么也應被包括進去。連接器和AC耦合電容模型也是如此。

　　PCB互連從發射器開始工作，一直到接收器。如今的器件具有精細的引腳間距，為了從這些器件順利出線，通常需要縮小差分對的線寬和間距。因此這些變窄的幾何結構一般會比電路板的主要部分產生更高的阻抗，因此會產生阻抗不連續性。扇出線應該走多長才不會出現問題？這也需要在鏈路的接收端考慮。

　　一旦輸出到電路板的主要部分，就應掃描差分對的線寬和間距，以達到PCB預期的阻抗容差范圍（通常+/- 10％）。而且，始終保持電路板上差分走線的間距不變可能是不切實際的。他們可能需要彼此分開，并短暫解耦以繞過障礙，甚至連接到AC耦合電容。這將改變差分對的特性阻抗。解耦線可以走多長？電容引腳的escape走線可以走多長？這對結果有嚴重影響嗎？

　　在哪里放置電容？發射端附近？接收端附近？位置有影響嗎？掃描位置信息可以量化這些影響。差分對正負引腳之間可以走多長的線？布線長度是否需要在layout中匹配到+/- 1 mil范圍內？還是可以允許10或20mils的容差？請記住，弄清楚什么是無關緊要的與弄清楚什么是緊要的同樣重要。

　　串擾可能會對串行鏈路接口產生很大的影響。如果電路板上有足夠的空間，則可以方便地將約束用于差分對周圍，以產生足夠的間距，來解決串擾問題。但是許多設計太密集以至于這種方法無法適用，這意味著其他信號到差分串行鏈路的間隔和耦合長度也需要考慮并掃描。

　　鏈路的總長度也是一個基本要素。SerDes器件的均衡設計是為了抵制有損互連，但是它們能夠做到的效果是有限的。需要確定的一個很重要的參數是：整個布線達到多長時仍然可以生成符合規范的結果。

　　以下這些因素可能并不是需要考慮的約束的全部列表，但提供了一個好的開始：

• 扇出布線寬度、間距、長度

• 主要布線層分配

• 額定的差分線寬度和間距

• 阻抗容差最大非耦合長度

• 最大過孔數差分相位容差

• AC耦合電容到發射端或接收端的最大長度

• 整個串行鏈路布線的最大長度

• 與其他信號的最小間距和最大耦合長度（平行狀態）

• 過孔結構定義

　　將這些參數加入預布局測試平臺中，可以掃描這些參數，并對其影響進行量化。這項工作所交付的是一套現實的、可執行的、量化的約束，可以導入到物理布局過程，并由layout設計人員使用自動設計規則和電氣規則檢查（DRC/ERC）來控制關鍵串行鏈路接口的布局和布線。

　　Layout設計人員通常要求放松或修改初始的布線規則。這是很平常的，因為有時候一些細微的修改可以使設計更加整潔和高效。而在預布局的測試平臺中，應該可以很直接地調整一些參數，重新掃描，并評估所需的改變是否會大大影響Margin。這個“協商” 過程可能會經歷幾個迭代循環，才能產生更好的成品。從SI的角度來看，最終目標仍然是通過布線設計來完成最后的驗證和合規性檢查，并產生可接受的Margin。

　　將約束加入layout以啟用約束驅動設計

　　高效的互連提取

　　一旦物理layout完成（或者至少串行鏈路差分對的布線完成），就可以進行布局后驗證。需要決定使用多大的帶寬進行模型提取。為了評估這一點，需要考慮通過鏈路傳遞的信號。 PCI Express Gen 4的規格是指上升時間約為22ps，測量值為10%至90%。將上升時間與信號帶寬相關聯的經典表達式是：

　　BW （GHz） =350 / Trise （ps）

　　對于PCI Express Gen 4來說，我們首先考慮的是至少16 GHz的信號帶寬，并且如果考慮均衡因素可能會更高。大多數工程師會堅持數倍于數據速率的最小帶寬，這樣就處于30至50 GHz的范圍內。因此，為了精確，需要全波3D電磁場求解器，特別是針對復雜的非平面結構（如耦合過孔）。所以最初的傾向是為這些類型的串行鏈路部署全波三維提取技術。

　　問題在于計算的時間。正如前面所討論的那樣，在設計過程中，詳細的互連提取的關鍵在布線后。而設計周期的最后通常是最具時間挑戰性的，因為需要長時間的計算。盡管從精確的角度來看復雜過孔結構需要3D全波方法，但是對于長而均勻的傳輸線，如PCB中的走線，就計算得太慢了。對于這些結構來說，快速2D方法運行效果還可以，所以在提取引擎方面存在一個基本沖突。

　　最有效的技術是將兩種方法結合起來，為您提供“全方位的需求”，同時將更快、更簡單的方法部署到長而均勻的傳輸線結構中。這通常被稱為“切割和縫合”方法，其中根據所發現的特定互連結構，將要提取的整個互連結構分解成不同的區域。具有3D結構的區域，如過孔，被標記為全波引擎解決方案，而具有長而均勻傳輸線的區域用2D技術解決。

　　將互連分成多個區域進行切割和縫合

　　最終的結果組合成一個最終的S參數，就像整個網絡都是由全波引擎提取的。這種技術的優點是提供了全波精度，同時，提供的解決方案時間比單用3D全波求解器提取整個網絡的時間要快一個數量級（或更多）。

　　此時，可以將詳細的互連模型插回仿真測試平臺進行布局后驗證，取代預布局階段開發的PCB走線和過孔模型。

　　使用IBIS-AMI模型進行仿真

　　此時，SerDes元器件供應商應該已經提供了所需的IBIS-AMI模型，如果這些模型可用，那么替換仿真測試平臺中的對應模型。現在，我們重點關注后仿真的驗證工作。在仿真測試平臺中替換為你自己的模型，盡管這時看起來你好像就馬上可以進行仿真工作了，但是對于IBIS-AMI模型仍然有許多工作需要做。

　　如前所述，算法部分或者IBIS-AMI模型的“AMI”部分為SerDes的均衡功能。在雙沿數據速率的工作情況下，SerDes均衡技術總是采用實時適應的方法。為了模擬這種行為，AMI模型通常會有多個設置供用戶選擇，以便可以手動調整均衡以獲得特定通道的最好驅動。為了找到最佳的設置組合，通常把它當做 “讀者的練習”，即SI工程師最好通過掃描多個組合以找出最佳值。

　　更高級的AMI模型會將部分或全部自適應納入通道仿真中，從而更精確模擬實際硬件的行為。但即使使用這些類型的自適應模型，仍然經常需要檢查和優化設置。例如，接收器的AMI模型包含連續時間線性均衡器（CTLE）、自動增益控制器（AGC，有時稱為可變增益放大器或VGA）和判決反饋均衡器（DFE）。

　　接收器均衡

　　在這個特定的模型中，每個子模塊（CTLE，AGC和DFE）動態調整其設置，因此您可能不需要手動干預。使用默認設置運行時，可觀察到以下內容。

　　初始通道仿真結果

　　雖然眼睛睜開了，但CTLE、AGC和DFE系數的圖表顯示它們在仿真過程中并不真正收斂，并且持續反彈。初始設置使AGC模塊比CTLE模塊的適應速度快兩倍。加快AGC適應到4倍的CTLE適應速度，可產生這些結果。

　　利用AGC更快的適應性，您可以看到所有三個模塊（CTLE，AGC，DFE）的系數都已開始收斂。但收斂發生在約150,000位后。因此，將接收器AMI模型中的 “Ignore_Bits” 從40,000增加到150,000，這樣會從結果中刪除初始部分的仿真結果，這樣分析工具將評估收斂后的結果，就像在真實硬件中發生的那樣。這樣產生了如下結果。

　　融合接收器均衡設置

　　參數，1e-12對應的BER的眼高從40mV增加到85mV，提高了100％以上。

　　帶有收斂接收器均衡設置的結果

　　這說明了一些使用高級AMI模型進行仿真的細微之處。用戶仍然需要仔細閱讀模型提供商的文檔，了解可用的可調設置，并相應地運用它們。

　　反向信道訓練

　　均衡器自適應的另一項能力是反饋訓練。許多高速串行協議規定SerDes接收器可以評估發射器送出的training patterns的信號質量，以此來決定發射器均衡的大小，然后將這個要求反饋給發射器，然后評估下一個training pattern。這個過程會重復多次，直到接收器對發射器的設置滿意，那么這個滿意的設置就會被實際傳輸出去。

　　反向信道訓練

　　盡管目前的IBIS標準還不支持反饋訓練功能，但是已經有一個相關的改進提議BIRD147，在下一版本的IBIS規范中將加入該功能。

　　如下PCI Express Gen 4示例，使用或不使用反饋訓練：

　　初始信道仿真結果

　　初始結果（紅色）顯示的是未啟用反饋。在這種情況下，發射機的AMI模型根據信道特性自行優化其FFE抽頭系數，而接收機AMI模型的適應則在整個信道仿真過程中實時完成。第二個結果（綠色）顯示的是啟用反饋訓練，并且清晰地生成一個睜得更大的眼圖。值得注意的是，如果您查看兩種情況下使用的FFE抽頭系數之間的差異，您將看到FFE系數在啟用反饋的情況下已被調低。如下顯示了前導抽頭系數如何在反饋訓練中做自適應：

　　前導抽頭系數在反饋訓練中的自適應

　　在這里您可以看到，前導抽頭系數從絕對值約為0.16開始，然后在反饋訓練過程中，根據接收機的判斷，將其降低到0.14的范圍。這使得接收機更先進的均衡功能可以完成更多的“繁重工作”，并最終產生更好的整體效果。這顯示了在通道仿真過程中使用反饋功能，以及產生能夠精確模擬SerDes器件的行為的AMI模型的重要性。

　　自動合規性檢查

　　有了詳細的布局后互連以及IBIS-AMI模型的正確執行，您可以關注特定的、感興趣的接口（本例中為PCI Express Gen 4）的合規性檢查。

　　每個接口都有自己的特定標準。在這種情況下，PCI Express確定了許多眼圖相關的時域標準、無源互連通道的頻域標準以及滿足特定抖動容限范圍的能力。

　　單獨評估這些標準可能會非常耗時，特別是，如果需要多次運行來掃描設計范圍和多個通道模型的情形。用于通用串行鏈路標準的自動合規工具包通常會提供一些仿真工具，可幫助大幅加快合規性檢查速度并縮短簽收時間。

　　表1：PCI Express合規性檢查

　　自動掃描關鍵參數，并標記合規性故障，可以更好地覆蓋您的串行鏈路設計，并可幫助檢查您所關心的其他領域。

　　PCI Express合規性檢查結果

　　使用合規性工具包的另一個主要好處是能夠在預布局階段使用相關的模板。正如前面所討論的那樣，為可行性權衡建立早期測試平臺至關重要。但是在這個階段通常缺乏一些必要模塊的真實模型，有時需要使用“占位符”模型。隨自動合規套件提供的模板通常會預先填充實際的拓撲和模型，包括發射器和接收器的SerDes IBIS-AMI模型的規范級模型，并根據該特定標準的規范中描述的參考參數進行構建。這些模板以及與它們相關的模型為您的布局前測試平臺開發提供了一個很好的起點，有助于最大限度地減少啟動和運行所需的時間，避免設計返工。

　　總結

　　兩位數的千兆數據速率的串行鏈路接口有其獨特的設計挑戰。從預設計階段開始，自上而下的分析方法可減輕相關風險、并可避免高代價、費時間的重新設計。這項工作的成果是為了確定約束驅動物理布局所需的布線規則。需要特別注意過孔結構來控制插入損耗和回波損耗；將已知良好的過孔結構導入布局的方法至關重要。需要IBIS-AMI模型來表示在這些數據速率下看到的自適應均衡和反向信道功能，并且可以根據需求快速構建規范。 “切割和縫合”（“Cut& stitch”）技術可以運用在需要提取布線后互連提取，在獲得全波仿真精度的同時，避免端到端全波3D提取的計算損失。自動合規工具包可促進串行鏈路設計的成功簽收，同時為預布局分析階段提供有價值的起點。