電可編程邏輯器件（Electrically Programmable Logic Device,EPLD）是指采用電信號的可擦可編程邏輯器件。
EPLD的設計流程通常有以下幾個主要步驟：
1、使用原理圖或者用硬件描述語言對邏輯進行設計描述；
2、在設計者把設計的邏輯編寫到器件中之前，有必要對設計結果的正確性進行驗證，一般通過計算機軟件進行仿真，檢查其是否符合設計需求，這稱為“前仿”；
3、經過計算機軟件編譯轉換為化簡后的布爾代數表達式，編譯軟件將特定表達式適配進相對應的器件，生成器件的標準裝載文件（JED文件），通常將這個過程稱為“綜合”；
4、把邏輯下載到器件中進行功能檢測。
通常可以用原理圖或硬件描述語言來設計EPLD器件的邏輯功能。原理圖描述非常直觀，直接用電路器件來描述電路功能，缺點是不夠簡潔。常用的硬件描述語言有Verilog、VHDL語言等。硬件描述語言可以精確地實現電路的邏輯功能。
對于仿真和綜合，目前比較常用的工具有Modelsim、Quartus等。編程器是一種專門對可編程器件進行編程的設備。需要通過編程器將JED文件下載到器件中讓芯片按照設計邏輯工作。編程下載的過程是指計算機把JED文件下載到編程器中，再根據器件特點把JED文件寫入器件內部。
更多信息可以來這里獲取==>>電子技術應用-AET<<
本站內容除特別聲明的原創文章之外，轉載內容只為傳遞更多信息，并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題，請及時通過電子郵件或電話通知我們，以便迅速采取適當措施，避免給雙方造成不必要的經濟損失。聯系電話：010-82306118；郵箱：[email protected]。