文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.212423
中文引用格式： 陶青平，尚國(guó)慶，朱清. ZYNQ在SoC IP驗(yàn)證方案的設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2022，48(10)：83-86.
英文引用格式： Tao Qingping，Shang Guoqing，Zhu Qing. Design and implementation for SoC IP unit test based on ZYNQ[J]. Application of Electronic Technique，2022，48(10)：83-86.
0 引言
SoC是一種集成化芯片，相比于傳統(tǒng)的芯片，SoC芯片有著很多的優(yōu)勢(shì)，它擁有可靠性高、體積小、功耗低、集成度高等特點(diǎn)[1]。現(xiàn)在很多智能設(shè)備中都有它的身影，如手機(jī)處理器芯片華為的麒麟9000、高通的驍龍888等，甚至一些定制化特殊需求的芯片也都采用SoC技術(shù)。SoC的硬件通常基于IP模式設(shè)計(jì)[2]，所以SoC的流行同時(shí)也催生了各種各樣的IP設(shè)計(jì)，尤其帶有標(biāo)準(zhǔn)總線協(xié)議的IP，可方便地嵌入到SoC芯片中。在SoC設(shè)計(jì)中，片上總線的概念[3]相當(dāng)重要，目前比較常見(jiàn)的幾種總線有：AXI總線[4-5]，目前應(yīng)用最廣泛的、高性能的片上總線；AHB總線，目前應(yīng)用最為廣泛的高性能低功耗總線，ARM的Cortex-M系列大多采用這種總線；APB總線，主要應(yīng)用于低帶寬周邊外設(shè)之間，如UART、SPI等。
眾所周知，既然SoC的設(shè)計(jì)離不開(kāi)IP的支持，在這些IP在未集成到SoC之前，需要對(duì)其進(jìn)行驗(yàn)證仿真。尤其那些帶有總線接口的IP，驗(yàn)證者除了要了解這個(gè)IP的功能，還必須對(duì)各種總線協(xié)議比較熟悉，這無(wú)疑增加了驗(yàn)證的困難。傳統(tǒng)的方案是MCU+FPGA實(shí)現(xiàn)方案，或者類似FPGA原型驗(yàn)證的架構(gòu)[6]。不僅要求在設(shè)計(jì)硬件上有很高的要求，如MCU與FPGA之間的通信，尤其是并行通信方式[7]，而且有可能會(huì)要求驗(yàn)證者將一些總線協(xié)議進(jìn)行轉(zhuǎn)換，如XINTF轉(zhuǎn)成APB總線協(xié)議、EMIF接口轉(zhuǎn)成APB總線協(xié)議等，這就對(duì)驗(yàn)證者的技術(shù)提出了更高的要求。原型驗(yàn)證架構(gòu)方式還需要搭載一個(gè)核的實(shí)現(xiàn)，不夠便捷。通過(guò)上述分析，發(fā)現(xiàn)一般傳統(tǒng)的方案對(duì)硬件和軟件的設(shè)計(jì)能力要求都比較高，而且任何一方有問(wèn)題的話，調(diào)試起來(lái)也比較費(fèi)時(shí)費(fèi)力，甚至有可能導(dǎo)致硬件重做，耽誤項(xiàng)目進(jìn)度。
本文詳細(xì)內(nèi)容請(qǐng)下載：http://www.rjjo.cn/resource/share/2000004964。
作者信息：
陶青平，尚國(guó)慶，朱 清
(中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇 無(wú)錫214035)
