多年來，作為 PCI-SIG（負責控制 PCI-Express 規范開發的組織）的副總裁，理查德·所羅門 (Richard Solomon) 一直聽到各種抱怨。比如，有人問PCI-SIG組織需要多長時間才能將最新規范推向業界。要知道CPU 和 GPU 制造商通常以兩年為周期發布最新最好的芯片，更不用說網絡交換芯片和以太網和 InfiniBand 接口卡的芯片制造商了，相比之下PCI-SIG新規范推出的時間要長的多。

目前，PCI-SIG 已進入穩定的三年周期，PCI-Express 6.0 將于 2022 年發布，PCI-Express 將于明年發布。Solomon 表示，這三年是推出新規范、為其獲取硅片以及讓成員通過其合規研討會運行其產品以確保其能夠被添加到該組織的集成商名單所需的時間。這一切都是在為期六個月的初步 FYI 測試階段之后進行的，PCI-Express 6.0 的測試于本月初開始。

所羅門在本周于加利福尼亞州圣克拉拉舉行的 2024 年 PCI-SIG 開發者大會上告訴記者和分析師，所有這一切都需要時間。

“我們收到了很多關于這個問題的疑問，”他說。“你們為什么不能加快速度？為什么花了這么長時間？你們在做什么？答案實際上是從完成規范到有硅片需要一段時間。在有硅片之前，我們真的無法開展合規計劃。所以我們盡可能早地開始，實際上，我們已經到了 2024 年中期。PCI-Express 6.0 規范于 2022 年 1 月發布。業界花了整整兩年，幾乎兩年半的時間，才達到測試和有硅片的程度。所有這些都存在。我們在合規計劃中實際上進展得相當快。如果這聽起來像一個借口，我很抱歉。我們真的不是故意的。這只是解釋我們日程安排中的事情。”

Next Platform去年曾指出，PCI-SIG 需要加快其時間表，并努力使 PCI-Express 的路線圖與芯片制造商和服務器供應商的路線圖保持同步。對于同時擁有以太網、InfiniBand和Nvidia 專有的 GPU 內置 NVLink 的行業來說，這是一種廣泛使用的互連，預計隨著基于 CXL 的分層和共享主內存的使用增加，對 PCI-Express 的需求將會增加。

但是，一個擁有如此多成員的組織（目前大約有 970 個成員，并且還在不斷增長）以及針對每項規范的高度審議流程可能無法以速度為目的。規范有無數委員會和工作組，這可能導致各種變更、預 FYI 和 FYI 測試以及合規研討會。

“完成合規計劃的設備可以選擇在我們的網站創新者名單上列出，會員（實際上非 SIG 會員也可以，因為這是一個公開訪問的網站）可以查看，并在做出購買和設計決策時根據我們的合規測試決定他們可能要考慮哪些產品，”Solomon 說。“我們的合規計劃不是驗證或認證計劃。我們真正關注的是……互操作性。我們的合規計劃測試對互操作性最重要的東西。對于像這樣的高速信號總線，很多測試都是電氣測試。”

從所有這些來看，PCI-Express 7.0 規范預計將在明年年中至年末的某個時候獲得批準，其集成商名單很可能會在 2028 年出爐，他補充說：“我希望我們能做得更快。我希望硅片能更快地問世。……這就是我們現實的情況。”

盡管如此，所羅門表示 PCI-SIG 能夠領先于行業需求。從下圖可以看出，盡管 4.0 規范發布得非常晚，但 PCI-Express 6.0 和 7.0 規范中的帶寬能力比每三年翻一番的 I/O 帶寬節奏領先了大約三年。

“你們中的一些人已經在這里呆了很長時間，他們指出了 PCI-Express 4.0 的小問題，并為此感到沮喪……但在過去幾年里，我們設法將開發此規范的時間與行業真正需要帶寬的時間保持在三到四年的差距，”他說。“生態系統中總有一部分需要越來越多的帶寬。但……我們在保持領先地位并繼續開發人們可以使用的可靠規范方面做得相當不錯。”

那么 PCI-Express 7.0 目前的情況如何？版本 0.5（該版本的第一個正式草案）現已發布。PCI-SIG 將最高數據速率提高到每秒 128 千兆傳輸 (GT/s)，提高了能效，并保留了與前幾代規范的向后兼容性。它還保留了從 PCI-Express 6.0 開始的 Flit Mode 編碼和 PAM4 信號。

“我們的主要工作是維持 PAM4 信號，維持我們為 PCI-Express 6.0 開發的 Flit 模式，所有這些，并且真正專注于速度翻倍，”Solomon 說。“將傳輸速度提高到每秒 128 千兆是重點。我們首先要保持向后兼容性。這是 PCI-Express 的重要組成部分。多年來，我們成功推出了所有 PCI-Express 規格。我們一直在努力提高能效，雖然我有點笑了，因為您會看到每秒 128 千兆的傳輸速度與我們原來的每秒 2.5 千兆的傳輸速度相比。是的，它比 2003 年消耗更多的電量。”

他說，功能平衡也很重要，并補充說：“PCI-Express 不一定是你能買到的最快的技術。它肯定不是最便宜的技術。但我們試圖實現這種性價比最佳的平衡——努力提供真正高的帶寬，真正合理的實施。因此，你為 PHY 選擇的硅技術就是你選擇的 PCB 技術。”

PCI-Express 7.0 還遵循了以前的規范，根據組織的產品需求為其提供一系列選項，如下表所示：

這些選項是 PCI-Express 的關鍵點。Solomon 表示，圖表頂部的通道數與硅片面積有關，并指出 16 條通道將比兩條通道占用更多的硅片空間。但是，你可以用更便宜的工藝技術實現 16 條通道；兩條通道占用的面積較少，但要實現 128 GT/s 可能需要更昂貴的硅片。“這只是給生態系統提供了選擇的機會，”他說。“你可以選擇帶寬，然后看看什么對你的特定產品很重要，然后選擇你想要的一個矩形。”

一些供應商利用 PCI-SIG 活動推出了最新的 PCI-Express 7.0 產品。Rambus 宣布推出其 PCI-Express 7.0 IP 產品組合，旨在處理生成 AI 和 HPC 工作負載帶來的高數據量。該套件中包括高帶寬和低延遲控制器、重定時器、多端口交換機及其 PCIe XpressAgent，可幫助客戶快速推出首款芯片。

Synopsys 推出了自己的 PCI-Express 7.0 產品組合，其中包括控制器、IDE 安全模塊、PHY 和驗證 IP，這將有助于芯片制造商解決移動 AI 工作負載的帶寬和延遲需求，而 Cadence 展示了其 PCI-Express 7.0 IP，用于通過非重定時光學器件每秒發送和接收 128 千兆傳輸。