6 月 19 日消息，作為 2024 IEEE VLSI 研討會(huì)活動(dòng)的一部分，英特爾近日在官網(wǎng)介紹了 Intel 3 工藝節(jié)點(diǎn)的技術(shù)細(xì)節(jié)。

Intel 3 是英特爾最后一代 FinFET 晶體管工藝，相較 Intel 4 增加了使用 EUV 的步驟，也將是一個(gè)長期提供代工服務(wù)的節(jié)點(diǎn)家族，包含基礎(chǔ) Intel 3 和三個(gè)變體節(jié)點(diǎn)。

其中 Intel 3-E 原生支持 1.2V 高電壓，適合模擬模塊的制造；而未來的 Intel 3-PT 進(jìn)一步提升了整體性能，并支持更精細(xì)的 9μm 間距 TSV 和混合鍵合。

英特爾宣稱，作為其“終極 FinFET 工藝”，Intel 3-PT 將在未來多年成為主流選擇，與埃米級(jí)工藝節(jié)點(diǎn)一同被內(nèi)外部代工客戶使用。

相較于僅包含 240nm 高性能庫（注：HP 庫）的 Intel 4 工藝，Intel 3 引入了 210nm 的高密度（HD）庫，在晶體管性能取向上提供更多可能。

英特爾表示，其基礎(chǔ) Intel 3 工藝在采用高密度庫的情況下，可相較 Intel 4 工藝至多可提升 18% 頻率。

此外英特爾還宣稱基礎(chǔ)版 Intel 3 工藝密度也增加了 10%，實(shí)現(xiàn)了“全節(jié)點(diǎn)”級(jí)別的提升。

而在晶體管上的金屬布線層部分，Intel 3 在 Intel 4 的 14+2 層外還提供了 12+2 和 19+2 兩種新選項(xiàng)，分別面向低成本和高性能用途。

具體到每個(gè)金屬層而言，英特爾在 Intel 3 的 M0 和 M1 等關(guān)鍵層上保持了與 Intel 4 相同的間距，主要是將 M2 和 M4 的間距從 45nm 降低至 42nm。