2 月 26 日消息，三星電子 DS 部門 CTO 宋在赫（???）在上周于舊金山舉行的國(guó)際固態(tài)電路會(huì)議（ISSCC）上發(fā)表主題演講，并展示了其晶圓鍵合、低溫蝕刻和鉬應(yīng)用等技術(shù)。

據(jù)介紹，這些技術(shù)將從 400 層的 NAND 閃存技術(shù)開始應(yīng)用，而且他還提到，“鍵合技術(shù)可用于（在 NAND 區(qū)域）實(shí)現(xiàn) 1000 多層（堆疊）”。

注：晶圓鍵合是指分別制造外圍晶圓和單元晶圓，然后將它們鍵合在一起形成單個(gè)半導(dǎo)體。

宋部長(zhǎng)當(dāng)天還公開展示了 1000 層 NAND 的“Multi-BV NAND”結(jié)構(gòu) PPT（上圖），堆疊四片晶圓（2+2）以打破結(jié)構(gòu)限制。實(shí)際上，早在 2022 年于硅谷舉行的“2022 年三星技術(shù)日”上，三星就承諾將在 2030 年之前開發(fā)出 1000 層 NAND。

當(dāng)然，三星電子并不是唯一一家研究這些結(jié)構(gòu)的公司。全球第二大 NAND 閃存企業(yè)鎧俠也在研究類似的“多棧 CBA (CMOS directly Bonded to Array)”，其目標(biāo)是到 2027 年開發(fā)出 1000 層 3D NAND。

長(zhǎng)江存儲(chǔ)則將該技術(shù)命名為“Xtacking”，且早在 100 層以下的產(chǎn)品就已經(jīng)開始應(yīng)用，而長(zhǎng)江存儲(chǔ)目前正在量產(chǎn) 270 層的 NAND 閃存。據(jù) ZDNet 周一報(bào)道，三星將為此與長(zhǎng)江存儲(chǔ)建立合作關(guān)系。

據(jù) ZDNet 報(bào)道，三星之前在 NAND 生產(chǎn)上使用的是 COP（Cell on Peripheral）方法，其中外圍電路被放置在一個(gè)晶圓上，并且單元堆疊在頂部。然而，隨著層數(shù)的增加，下層外圍的壓力會(huì)影響可靠性。

業(yè)內(nèi)人士表示，在單個(gè)晶圓上僅通過(guò)單元堆疊的方式最多可堆疊約 500 層 NAND，要想實(shí)現(xiàn)三星承諾的 1000 層 NAND 則不可避免地用到多片晶圓。

除晶圓鍵合技術(shù)外，三星還展示了為下一代 NAND 的大批量量產(chǎn)而準(zhǔn)備的低溫蝕刻和鉬沉積等創(chuàng)新技術(shù)。

低溫蝕刻預(yù)計(jì)將用于 400 層或以上的 NAND 通孔，目前東京電子（TEL）與 Lam Research 正在開發(fā)相關(guān)設(shè)備。

低溫蝕刻設(shè)備最大的特點(diǎn)是能夠在極低的溫度下保持高速蝕刻，從而減少 NAND 蝕刻期間的堆疊問(wèn)題。對(duì)此，三星電子和 SK 海力士分別壓鑄于 TEL 設(shè)備和 Lam Research 設(shè)備。

三星還準(zhǔn)備為字線（與晶體管源極部分連接的線路，負(fù)責(zé)讀取和寫入）材料引入鉬（Mo）元素，以此取代鎢（W）和氮化鈦（TiN）材料，從而大幅降低晶體管的“電阻率”。

業(yè)內(nèi)人士表示：“通過(guò)鎢可以減少的層高已經(jīng)達(dá)到極限。如果使用鉬則可以進(jìn)一步減少 30% 至 40%。目前，TEL 和 Lam 同樣也在這一領(lǐng)域進(jìn)行競(jìng)爭(zhēng)，而 Lam 公司已經(jīng)向三星電子提供了多臺(tái)鉬沉積設(shè)備。

材料業(yè)界人士表示:“隨著新技術(shù)的應(yīng)用，繼設(shè)備市場(chǎng)之后，材料市場(chǎng)也將經(jīng)歷一場(chǎng)大動(dòng)蕩。從新一代 NAND 閃存開始，不僅是前驅(qū)體，蝕刻液劑、動(dòng)力氣體等也將迎來(lái)大量變革。”