1.引言

　　隨著電子技術的發展，復雜可編程邏輯器件CPLD（Complex Programmable Logic Device）以其高速、高可靠以及開發便捷、規范、能完成任何數字器件功能的優點[1]， 越來越廣泛地應用于電子儀器中。

　　線纜的安裝質量的好壞將直接影響電氣柜的質量，因此線纜測試是電氣柜線纜安裝過程中非常重要的環節。線纜快速測試" title="線纜快速測試">線纜快速測試技術是指實時、高效、準確、同時測試多條線纜的連通性能（通斷、短路、錯接），是目前多數電氣傳動類企業所希望使用的技術[2]。

　　本文根據國內外線纜測試技術的發展及生產企業的實際要求，設計了一種新型便攜式線纜組快速測試系統。該測試系統采用兩塊CPLD" title="CPLD">CPLD 用于接口電路，從而實現多組線纜(內有多條導線)同時測試，檢測線纜的通斷、短路和錯接情況，進而達到快速檢測線纜連通性能的目的。

　　2.測試系統工作原理

　　線纜的連通性是指線纜中任意兩根線之間不得短路、斷路及錯接[3]，是其他線纜特性測試的基礎。電氣柜因型號不同，每組線纜的數量不同，多者可達幾十條，少者僅有幾條。為了使測試系統的應用具有廣泛性，本文將CPLD引入設計中，將被測線纜組接于兩塊基于CPLD的接口電路之間。用戶通過鍵盤輸入待檢測線纜組的圖號，然后按開始鍵后CPLD工作，輸入的信號通過被測線纜輸出到另一CPLD進行數據信息匯總，然后通過SPI（Serial Peripheral Interface）接口模塊將數據傳遞給單片機進行處理，單片機對比接收和發射的數據，從而判斷出線纜組中每條線纜的連接狀況，并將測試結果通過液晶顯示屏顯示。測試系統原理框圖如圖1所示。

　　不同于雙絞線等其他線纜的測量[4-5]，電氣柜線纜組具備兩端測量的條件，因此可以采用施加數字信號來實現檢測。假設被測線纜組有n條線纜，施加的測試信號為 ,且

　　返回信號為，且：

　　則線纜連通良好的條件為：

　　例如，測試第一條線纜時，單片機輸出給CPLD1#的信號為 ，測試第二條線纜時，輸出給CPLD1#的信號為，以此類推，經CPLD２#返回到單片機的信號y(xn )中“1”的個數與發出信號f (xn ) 中“1”的個數一致且位置對應，說明線纜連通性良好；個數一致但位置不對應，則可知線纜錯接；若“1”的個數多于測試信號中“1”的個數，說明線纜組中有線纜短路，通過確定返回信號中“1”的位置即可斷定哪幾條線纜之間發生了短路；若返回信號中沒有“1”，

　　則說明被測的這條線纜開路。

　　Fig. 1 The block diagram of test system

　　3.CPLD 的設計

　　整個測試系統采用兩塊CPLD（EPM7128），一塊作為信號源（CPLD 1#），另一塊作為信號采集（CPLD ２#）。CPLD 1#的主要工作是接收單片機發來的‘Start’和‘CP’命令，并以‘CP’為觸發信號將‘１’進行移位且并行輸出（位數與被測線數相等）。其內部模塊連接圖如圖2 所示[6-7]。

　　Fig. 2 The connection of internal module in CPLD1# chip

　　CPLD２# 的主要工作是將由CPLD １# 輸出的信號經過被測線纜進行采集，且將并行位數轉換成串行數據傳給單片機進行處理，其內部模塊連接圖如圖3 所示，其中包括SST_AND 和CPLD_MCU 兩個模塊[6-7]。SST_AND 與門電路的主要作用是：只有CPLD 2# 在工作時單片機才能向CPLD 1# 中輸出數據，這樣保證數據的可靠性和正確性；CPLD_MCU 模塊的作用是完成輸入數據的并/串轉換，將轉換好的數據通過SPI 接口傳送給單片機。值得注意的是，實際應用時還應在CPLD2#的I/O 口上增加下拉電阻，以避免采集信號時出錯。

點擊看原圖

　　Fig. 3 The connection of internal module in CPLD2# chip

　　4.仿真實驗

　　為驗證設計的接口電路是否能夠實現系統要求，本文對兩塊CPLD 進行了仿真實驗。CPLD1#的仿真波形如圖4 所示。

　　圖4 CPLD1# 仿真波形

　　Fig. 4 The emulation wave of CPLD1#

　　由圖4 可知，當CPLD1#接收到‘Start’命令后，在‘CP’觸發信號的作用下，Sign_out 端口依次輸出（00001000）B、（00010000）B、（00100000）B 等信號，實現了將‘１’進行移位且并行輸出。

　　SST_AND 模塊的仿真波形如圖5 所示，CPLD_MCU 的仿真波形如圖6 所示。

　　Fig. 5 Theemulation wave of SST_AND module

　　Fig. 6 The emulation wave of CPLD_MCU modul

　　在圖5 中，SS 端的信號來自單片機，當SS 端的信號與CPLD1#的CP_out 端信號皆為高電平時，CPLD2#才可開始采集信號。由圖6 可知，由CPLD1#輸出的8 位并行數據（10101101）B 經Sign_in 端口進入CPLD2# 的 CPLD_MCU 模塊進行轉換，MISO 端輸出為串行數據。

　　通過圖 4-圖6 的仿真結果可知，設計的CPLD 接口電路能夠實現多條線纜的同時測量。本文設計的CPLD 接口電路最多能同時測量64 條線纜的連通性能（受CPLD芯片I/O 引腳數量的限制），若要同時測試更多線纜，只需更換CPLD 芯片即可。

　　5.總結

　　本文作者創新點：利用CPLD 器件I/O 接口多的優點，創新地將CPLD 引入到線纜測試技術中，實現了多條線纜連通性的同時測量。仿真實驗證明設計思路正確，方案可行，為高效、準確地實現電氣柜線纜組的測試提供了新的、有效的途徑。

　　參考文獻

　　[1] 王玉輝．CPLD技術在時差法超聲波流量計中的應用[J]．微計算機信息．2005， 21（8）：117～119

　　[2] 葉樹青．微電腦在自動測試裝置上的應用—D28-1線纜測試儀介紹[J]．通信與計算機．1990,4：1～5

　　[3] 杜曉通．智能建筑弱電線纜性能測試儀[J]．電子測量與儀器學報．2002，16（2）：50～55

　　[4] 李忠曉．一種簡易線纜測試儀[J]．有線電視技術．2003，10（22）：69～70

　　[5] 周宏志，王冬青，賈玉蘭．時域回波反射法在雙絞線測試中的應用[J]．電信科學．2004， 20（6）：73～75

　　[6] Mark Zwolinski．Digital System Design with VHDL[M]．Beijing: Publishing House of Electronics Industry, 2002

　　[7] 侯伯亨，顧新．VHDL硬件描述語言與數字邏輯電路設計[M]．北京：西安電子科技大學出版社，2004