| 帶硬件地址識別的UART IP的設計和實現(xiàn) | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>201 K | |
| 標簽： SoPC | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在通信和控制系統(tǒng)中，常使用異步串行通信控制器（UART）實現(xiàn)系統(tǒng)輔助信息的傳輸。為實現(xiàn)多點通信，通常用軟件識別發(fā)往本站點或其它站點的數(shù)據(jù)，這會加大CPU的開銷。介紹了一種基于FPGA的UART IP，由硬件實現(xiàn)多點通信時的數(shù)據(jù)過濾功能，降低了CPU的負擔，提高了系統(tǒng)性能。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2