| ADC低電壓高增益運算放大器VLSI設計 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大?。?span>400 K | |
| 標簽： IC設計軟件 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：結合模/數轉換器工作原理和VLSI設計方法，分析和設計了一種應用于ADC的高增益運算放大器。由于套筒式共源共柵結構電路具有增益高、功耗低、頻率特性好的優點，故采用套筒式共源共柵結構來完成高增益放大器的設計。在1.8 V電源電壓下，運算放大器采用Chartered 0.18 ?滋m CMOS工藝模型進行Cadence仿真。結果表明,該放大器的增益、帶寬、相位裕度、功耗等均能達到設計要求。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2