2009年至今，ARM處理器制程從45nm躍進至10nm，加之架構迅速迭代，性能提升了100倍——iPad Pro自詡超越80%的便攜PC，Mali-G71揚言媲美中端筆記本獨顯。

那么Intel似乎有些不妙

對于PC而言，這就很尷尬了，尤其是IC設計、晶圓制造兩頭包辦的巨人——Intel。雖說Wintel式微，但微軟、高通急不可耐地聯姻Win10和驍龍835，這叫Intel老臉往哪擱。

不過這個大黑鍋，好像牙膏廠要自己背。原來“工藝年-架構年”的鐘擺式升級，變成了“Tick-Tock-優化”三年一循環。那么Intel是不是處于架構、制程的雙重危機呢？

第一個問題，在處理器性能上，ARM架構擊敗x86架構了嗎？答案是并沒有，畢竟兩者的功耗和散熱設計遠不能相提并論，且前者運行Win10還需要模擬器，存在效率轉換問題。

第二個問題，在芯片制程工藝上，ARM陣營在超越Intel了嗎？三星和臺積電將在2017年初商用量產10納米工藝節點，Intel商用則要落后一步至2017年底 ?？此撇幻?，不是嗎？

如出一轍的FinFET工藝

在傳統的平面MOSFET結構中，硅基底（Sub）頂部與氧化層（Field Ox.）齊平，相接于柵極（Gate）的底面。電流方向從Source流向Drain，由柵極控制電路接通與斷開。所以一般用柵極（Lg）衡量芯片制程工藝，這一特征尺寸當然是越小越好。

注意特征尺寸只代表最小的工藝水平，也叫做最小線寬，只用在最關鍵的部位上。當柵極長度逼近20納米大關時，對電流控制能力急劇下降，漏電率相應提高。

這時候需要用到FinFET技術（鰭式場效應晶體管），將電路通道升高為鯊魚鰭形狀，三面與柵極接觸，降低漏電和動態功率損耗，改善功耗和發熱。

三星、臺積電采用10納米FinFET工藝節點，Intel則稱作三柵極（Tri-Gate）3D晶體管設計，本質技術沒有什么差異。不過Intel實踐得早一些，22納米就用上了FinFET。

半導體工藝的“魔術數字”

根據以上的介紹可以知道，工藝節點只是最小線寬，無法作為單一參數衡量半導體集成度。我們還需要比較柵極、鰭的間距，以此衡量晶體密度。

14納米FinFET工藝下，三星柵極、鰭的間距為84/78納米、78納米，大于Intel的70納米、64納米；10FinFET納米工藝下，三星柵極間距為64納米，大于Intel的54納米。

Intel雖然工藝制程聽起來一般，但具有令人驚訝的密度優勢。臺積電、三星的工藝數字都經過不同程度的“美化”，甚至傳言聯發科內部有一套換算方式：臺積電的16納米等于英特爾的20納米，這里不做考證了。

根據一份泄露的三星半導體路線規劃，10納米FinFET共有3代，其中10LPE、10LPP的性能相比14LPP進步10%、20%。三星對外宣稱的27%性能提升可能是最終的10LPU。Intel的10納米工藝迭代更新三次，但柵極間距、晶體管密度要好過三星和臺積電。

不過Intel時間上落后半年，喜憂參半。因為10納米對于任何一家都是全新嘗試，不僅僅涉及CPU 體質問題，直接影響到良率，三星和臺積電趕工面臨的問題可能要更加嚴峻。

來自Intel的反擊

在IDF2016（Intel Developer Forum）上，Intel宣布與ARM達成了新的授權協議，未來將可能代工ARM架構芯片，無疑對三星和臺積電的業務造成潛在的沖擊。

同樣是10納米制程，遲到的Intel確實更厲害些。不過遲到畢竟是遲到，曾經Intel巨大的領先優勢正被三星和臺積電慢慢趕上，牙膏廠也要加把勁了。