頭條 Altera被曝將易主銀湖資本 2 月 19 日消息，彭博社今天（2 月 19 日）發(fā)布博文，報道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進行深入談判，計劃收購其可編程芯片部門 Altera 的多數(shù)股權。 最新資訊 教學：基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設計 TL6678ZH-EVM開發(fā)板基于TI KeyStone架構C6000系列TMS320C6678八核C66x定點/浮點DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC處理器設計。 發(fā)表于：10/21/2022 入門：FPGA內(nèi)部詳細架構解析 FPGA 芯片整體架構大體按照時鐘域劃分的，即根據(jù)不同的工藝、器件速度和對應的時鐘進行劃分。 發(fā)表于：10/21/2022 Linux教學——15張圖詳解四線制SPI通訊 15張圖詳解四線制SPI通訊 發(fā)表于：10/21/2022 不會用示波器的Verilog碼農(nóng)不是一個好碼農(nóng)（LVDS與SpaceWire接口） 在FPGA調(diào)試過程中，除了邏輯代碼本身的質(zhì)量之外，F(xiàn)PGA板子上PCB走線、接插件質(zhì)量等因素的影響也非常重要。在剛上板調(diào)試不順利的時候，不妨拿示波器看一下信號的質(zhì)量，比如時鐘信號的質(zhì)量、差分信號的質(zhì)量、高速串行信號的質(zhì)量等等，這是上板調(diào)試之前首先要做的一步。沒有高質(zhì)量的FPGA外圍管腳信號的輸入，再好的代碼風格和規(guī)范都無濟于事。所以，調(diào)試FPGA之前一定要上示波器看一下關鍵信號的質(zhì)量。 發(fā)表于：10/21/2022 FPGA教學——FPGA雙向IO使用之三態(tài)門說明 在FPGA設計中，雙向IO（輸入輸出引腳）是一個比較麻煩的東西，但是信號線用作總線等雙向數(shù)據(jù)傳輸時就要用到inout類型。 發(fā)表于：10/20/2022 Linux教學——圖解指針變量 圖解指針變量 發(fā)表于：10/19/2022 FPGA教學——FPGA之IO信號類型深入理解 在FPGA設計開發(fā)中，很多場合會遇到同一根信號既可以是輸入信號，又可以是輸出信號，即IO類型（Verilog定義成inout）。 發(fā)表于：10/19/2022 Linux內(nèi)核 | socket底層的來龍去脈 全面分析socket底層的相關實現(xiàn) 發(fā)表于：10/18/2022 一文搞懂SDIO SDIO(Secure Digital Input and Output)，即安全數(shù)字輸入輸出接口。它是在SD卡接口的基礎上發(fā)展而來，它可以兼容之前的SD卡，并可以連接SDIO接口設備，比如：藍牙、WIFI、GPS等。 發(fā)表于：10/18/2022 Linux教學——令人拍手叫絕的運維小技巧 令人拍手叫絕的運維小技巧 發(fā)表于：10/13/2022 ?…10111213141516171819…?
