頭條 Altera被曝將易主銀湖資本 2 月 19 日消息，彭博社今天（2 月 19 日）發布博文，報道稱私募巨頭銀湖資本（Silver Lake Management）正與英特爾進行深入談判，計劃收購其可編程芯片部門 Altera 的多數股權。 最新資訊 教學——Vivado 常見Warning問題解決方法說明 Vivado 常見Warning問題解決方法說明 發表于：9/2/2022 FPGA教學——?基于Verilog的DDS波形發生器的分析與實現（三角波、正弦波） 基于Verilog的DDS波形發生器的分析與實現（三角波、正弦波） 最近學習了一下關于DDS的相關知識，本篇概要記錄一下自己的理解與實現。 發表于：9/2/2022 教學：單片機狀態機編程詳解 玩單片機還可以，各個外設也都會驅動，但是如果讓你完整的寫一套代碼時，卻無邏輯與框架可言。這說明編程還處于比較低的水平，你需要學會一種好的編程框架或者一種編程思想！比如模塊化編程、狀態機編程、分層思想等，相關推薦：分享兩種單片機編程思想。 發表于：8/31/2022 FPGA教學——FPGA和ASIC有何區別 FPGA（Field Programmable Gate Array），即現場可編程門陣列，是一種硬件可重構的體系結構。它是在可編程陣列邏輯 PAL（Programmable Array Logic）、門陣列邏輯 GAL（Gate Array Logic）、可編程邏輯器件 PLD（Programmable Logic Device）等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了全定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 發表于：8/31/2022 FPGA教學——FPGA實現DS18B20溫度采集 第八例啦，本例將介紹如何通過FPGA采集DS18B20傳感器的溫度值。 發表于：8/31/2022 入門：可編程邏輯電路—版圖驗證工具的作用 版圖驗證工具的作用是檢查版圖是否滿足設計規則、電氣規則、版圖與電路圖是否一致等，對于降低設計失敗的風險具有重要作用。 發表于：8/30/2022 教學：FPGA學習-總結fifo設計中深度H的計算 對于fifo來說，H的設置至關重要。既要保證功能性，不溢出丟數，也要保證性能流水。深度設置過小會影響功能，過大又浪費資源。因此，總結下fifo設計中深度H的計算。 發表于：8/30/2022 教學：verilog基礎之規范化參數定義parameter parameter經常用于定義數據位寬，定義時間延遲，在模塊和實例引用時，可以通過參數傳遞，改變被引用的模塊。因此我們盡量把所有的可能變動的參數設置在頂層，一眼明了，方便日后維護。 發表于：8/30/2022 FPGA學習——FIFO深度H的計算 對于fifo來說，H的設置至關重要。既要保證功能性，不溢出丟數，也要保證性能流水。深度設置過小會影響功能，過大又浪費資源。因此，總結下fifo設計中深度H的計算。 發表于：8/29/2022 FPGA教學——如何將易靈思FPGA干到750MHz(1080P顯示) 前陣子寫過一篇文章《如何才能半導體雪崩中活下來》，然后昨天任老爺子就發布了講話，即接下來是全球經濟衰退期，為了保證度過未來三年的“經濟”危機，縮減業務，核心聚焦，不再關注銷售額，而是現金流/利潤為王。 發表于：8/29/2022 ?…13141516171819202122…?
